关于建立时间的问题请教

fla888

关于建立时间的问题请教



在对同步存储器件进行写操作时，数据总线上信号的建立时间如何定义的？（注意不是说地址和片选线上信号的建立时间），另这个setup time和一般datasheer中所谓的write wait state（wst）是同一回事吗？


开始我认为写操作时数据总线建立时间是从数据出现在总线上到写选通信号有效的时间段，可是下图的t-DSW明显不是这么定义的．
【文件名】:07810@52RD_lcd timing.rar
【格　式】:rar
【大　小】:37K
【简　介】:
【目　录】:

fla888

比如说地址线的建立时间是从地址有效到读/写选通有效的时间，烦琐点说是从地址有效时的某个clk边沿到读/写选通有效的某个clk边沿的这个时间段叫地址线的建立时间，如果按这样描述的话，在写操作时数据线上的建立时间被描述为：从数据有效时的某个clk边沿到开始抓取的某个clk边沿的这个时间段叫数据线的建立时间，但到底在哪个clk去抓取数据呢，有没参考信号？　比如地址线建立时间的终点是读/写选通有效的最靠近的那个clk边沿，而开始抓数据的clk怎么找呢？　是读／写信号跳变为无效时的那个clk边沿吗？