一段话，请大家帮忙解读

dougy

现在在设计的时候，遇到这样一个问题，为了隔离外部输入输出，在FPGA与插座间加隔离。选用的是5v的光耦，FPGA是最高承受3.3v电平。并且外部输入/输出电平也是3.3v。老外给我的建议是：
You can use the series resistor on its output and Schottky diode to clamp the pulse on 3.3V power rail. FPGA  also have the clamping diodes to V I/O rail. But series resistor must be external.
按照他的意思，串接电阻在 光藕与 FPGA 之间，这样可以保证输入到 FPGA 的信号是3.3v，不超过FPGA的承受能力。这个电阻值是不是应该与FPGA 的内阻有关呢？
如果串联的电阻值与接收端的内阻有关的话，如何保证，在FPGA-->光藕--->外部器件 通路上的 电阻值呢，我们根本不知道外部器件的电阻是多大。
另外一个问题，是二极管是与电阻串联么？我觉得是并联，但是并联的意义在哪里呢?仅仅是过压保护？
请大家给予回答 ，多谢！

jiehv

不知道你用的是什么型号的光耦，但如果要驱动光耦需要的是电流而不是电压，而且必须串电阻。所以FPGA可以直接带光耦，因为“FPGA  also have the clamping diodes to V I/O rail”。还不放心的话，在FPGA的I/O引脚上并3.3V稳压管。
如果是FPGA接收光耦的信号，光耦的输出——集电极电阻上拉到3.3V就行了。

dougy

多谢回答，我用的是安捷伦HCPL-2201供电是5v。应该是电压驱动吧，他提到的需要串联电阻是何意呢？ But series resistor must be external.是何意呢? 再次感谢！

jiehv

就是说，必须在外部串电阻，FPGA内部没有集成。

dougy

还是有点不明白，光藕输出是5v，对于光藕的输出到FPGA的输入来讲，因为FPGA只能承受3.3v，您说的解决办法就是在光藕的输出加上3.3v上拉就可以，会不会有什么潜在的问题呢，总感觉不是很踏实，能给分析一下么？ 多谢

jiehv

这种光耦我也没用过，从原理上是没有问题的。因为按资料所说FPGA内部有箝位二极管。
另外，光耦虽然5V供电，输出一般是集电极开路。如果确实输出5V，那也要串电阻，并3.3V稳压管。
要想知道光耦的输出电阻，拿一个固定电阻接到其输出端，另一端接地，然后测分压就能算出来了。

hdguy

为什么非要选个5V的光耦？ 光藕的操作只要满足正常的关断开启就可以了，输入控制电压和输出信号电平都是很好确定。  光藕的输出侧可以看作是一个OC电路，想要什么电平的信号自己上拉就好啦，jiehv说的就是这个意思 。 没看你这个光藕的datasheet，即使其输出到FPGA的信号是5V，简单的电阻分压就可以了。有什么麻烦的？

dougy

多谢二位解答，说来惭愧，做了两年电路，全是数字的，甚至没有用过三极管，放大器之类的东东，感觉模拟电子的东西都忘光了。回去赶紧补补。还请多多指教！