设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › Verilog HDL设计的要点
返回列表 发新帖回复
查看: 1548|回复: 4

[FPGA资料] Verilog HDL设计的要点

[复制链接]
发表于 2007-7-21 23:37:47 | 显示全部楼层 |阅读模式
Verilog HDL设计的要点:


【文件名】:07721@52RD_Verilog HDL设计的要点(2).rar
【格　式】:rar
【大　小】:215K
【简　介】:
【目　录】:Verilog HDL设计的要点


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

使用道具 举报

发表于 2011-9-1 11:37:02 | 显示全部楼层
谢谢，谢谢
点评回复

使用道具 举报

发表于 2011-9-1 11:44:58 | 显示全部楼层
谢谢，谢谢
点评回复

使用道具 举报

发表于 2011-9-1 11:49:17 | 显示全部楼层
谢谢，谢谢
点评回复

使用道具 举报

发表于 2011-9-1 11:54:14 | 显示全部楼层
谢谢，谢谢
点评回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-23 08:11 , Processed in 0.049049 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表