Verilog中阻塞和非阻塞的区别

youlong_wf · 发表于 2007-7-19 11:43:51

Verilog中阻塞和非阻塞的区别
阻塞和非阻塞是Verilog语法中最基本同时也是非常重要的地方，看似区别不大，真正写代码的时候确不可忽略，和大家一起分享。
【文件名】:Verilog中阻塞和非阻塞的区别.pdf
【格　式】:pdf[]
【大　小】:412K[
【简　介】:[
【目　录】:[

ljw1104 · 发表于 2007-8-2 13:10:46

good matter[em03]

nic8862000 · 发表于 2009-7-17 09:27:17

欺骗感情哟[em04]

		自动登录	找回密码
密码			注册

[FPGA资料] Verilog中阻塞和非阻塞的区别