找回密码
 注册
搜索
查看: 1182|回复: 7

[讨论] PLL不锁该如何解决.

[复制链接]
发表于 2005-12-23 09:04:00 | 显示全部楼层 |阅读模式
环路稳定性有哪些影响因素啊.
发表于 2005-12-23 12:56:00 | 显示全部楼层
<P>1.查电压</P><P>2.查运放</P><P>3.查VCO</P><P>4.查虚焊.</P><P>5.查晶振.</P><P>6.任何一个地方出点小错误都可能导致问题。</P><P>7.最后还有输出的匹配.你用的什么PLL.</P>[br]<p align=right><font color=red>+3 RD币</font></p>
点评回复

使用道具 举报

发表于 2005-12-23 16:42:00 | 显示全部楼层
<P>你的PD是哪种类型的,是集成块,还是用D触发器做的??</P>
点评回复

使用道具 举报

发表于 2005-12-23 21:57:00 | 显示全部楼层
<P>应该查一下环路滤波器.</P><P>调节一下上面的RC可能有效果.</P>[em08][em08][em08][br]<p align=right><font color=red>+3 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-4-10 16:51:00 | 显示全部楼层
相位裕度是决定系统稳定的参数,可以查看环路滤波器,如果是真的不稳定的话
点评回复

使用道具 举报

发表于 2006-4-10 17:22:00 | 显示全部楼层
1.最主要的是要确定你的数据是否正确,具体的确定方法可以在写频率制的时候将分频后的频率放出来看看,在PLL的RF 输入端输入一个固定频率的信号,看看分频后的结果是否正确。
2.写数据时确保所写的VCO的特性是对的,具体方法是可以将LPF跟PLL 的环路断开,在PLL的输入端输入一个比锁定频率高的信号,看看PLL的输出电压是否有使VCO输出频率朝锁定频率牵引的趋势;然后将输入频率降到比锁定频率低,再看看PLL的输出电压是否有使VCO频率往上牵引的趋势,如果在这两种情况下的PLL输出电压都正确,那么你所写的关于VCO特性的数据是对的。
3.最后,你可以使用一些软件对你的LPF进行仿真,以获取更好性能。[br]<p align=right><font color=red>+3 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-4-10 19:32:00 | 显示全部楼层
<P>     第一,查看VT(先去掉DO脚,直接加0~工作电压的范围)电压变化时,VCO本振频率有没变化,</P><P>如频率有变化的,说VCO本振是OK的,说明DO或PLL的数据有问题。</P>[em12][em12]
点评回复

使用道具 举报

发表于 2006-4-11 09:49:00 | 显示全部楼层
<P 0cm 0cm 0pt"><FONT size=3>    在输入固定频率信号的条件下,环路进入同步状态后,输出信号与输入信号之间频差为零,相差为常数.就是锁定状态.</FONT></P><P 0cm 0cm 0pt"><FONT size=3>我所理解的环路失锁基本有以下几种原因:</FONT></P><P 0cm 0cm 0pt"><FONT size=3>1)当PLL固有频差发生变化,超过一个范围时环路便会失锁,此时应查一下晶振与除频器;</FONT></P><P 0cm 0cm 0pt"><FONT size=3>2)当LF的频宽发生变化时,其过滤出来的信号也会影响其固有频差,此时应查LF的RC match;</FONT></P><P 0cm 0cm 0pt"><FONT size=3>3)环路噪声干扰令输出频谱不纯,会使环路失锁,出现门限效应,此时也应检查整个match;</FONT></P><P 0cm 0cm 0pt"> </P><P 0cm 0cm 0pt"><FONT size=3></FONT> </P><P 0cm 0cm 0pt"><FONT size=3></FONT> </P>
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-16 13:21 , Processed in 0.046377 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表