这样的写法是否正确(是VHDL)

jayo

请大侠们指教一下,下面的写法是否正确:(是VHDL)
Cr_Green_Blue_Adder:PROCESS(Clock, Reset)
BEGIN
    IF(Reset='1')THEN
       Cr_Green_Blue <= (OTHERS =>'0');
    ELSIF (Clock'event AND Clock ='1')THEN     
       IF (ClockEnable='1')THEN
          Cr_Green_Blue <= UNSIGNED (Cr_G_KCM)+UNSIGNED(Cr_B_KCM);
       END IF;
    END IF;
END PROCESS;

zhongyunde

UNSIGNED
好象没有这样的函数吧？？

wind_dodo

同一个信号不能被赋值为不同的类型吧

myxxyy

那你仿真试验一下吧。

laotang1985

不能连续赋值的把

linlin_dmu

对阿 不能连续赋值阿

CMOS集成电路

可以这样改一下：
......
SIGNAL  INT_Cr_Green_Blue：UNSIGNED(...);

Cr_Green_Blue <= STD_LOGIC_VECTOR(INT_Cr_Green_Blue,LENGTH);

Cr_Green_Blue_Adder:PROCESS(Clock, Reset)
BEGIN[52RD.com]
    IF(Reset='1')THEN[52RD.com]
        INT_Cr_Green_Blue<= (OTHERS =>'0');
    ELSIF (Clock'event AND Clock ='1')THEN     
       IF (ClockEnable='1')THEN[52RD.com]
           INT_Cr_Green_Blue<= UNSIGNED (Cr_G_KCM)+UNSIGNED(Cr_B_KCM);
       END IF;[52RD.com]
    END IF;[52RD.com]
END PROCESS;