请教CPLD上下冲问题

cavalry_chen · 发表于 2007-5-20 17:26:47

我采用了Lattice的mach4000系列芯片，一款是4064，一款是4032，用在51单片机系统外围扩展。在用示波器观察时候发现，在数据跳变的时候有高达1.3V的上下冲（数据变低时候下冲，变高时候上冲），工作电平为3.3V。所有和CPLD相关的输出和双向数据线都这个样子，CPU的IO口输出到其他的数据线波形很好。
电路逻辑很简单的，就是替代一些逻辑电路，我非得要加上什么阻抗匹配的东西么？比如说串22欧电阻？要是这样的话，本来电路板布得有点紧张，加上这些东西后就变得很臃肿了。请教一些是不是我在综合时候出现问题，是不是需要其他的设置？

xiaohua1983 · 发表于 2007-5-20 20:23:28

不知道片子管脚的驱动电流能不能设置，
如果可以的话，将驱动电流设置为一个小点的值试试。

aleilee · 发表于 2007-5-30 17:25:54

只能串电阻调阻抗了，如果实在没地方放电阻，就把相关的信号线做细一些，反正要重新布板了

cavalry_chen · 发表于 2007-5-31 22:32:00

lattice的不能设置管脚的驱动电流的
把线做细为了提高线的阻抗？这个倒是第一次听说，谢谢啦！我去试试看。

aleilee · 发表于 2007-6-1 10:41:52

把线做细是为了提高阻抗。
把试的结果告诉我，以前我是这样解决的，你的不知道是不是这个原因

		自动登录	找回密码
密码			注册

[讨论] 请教CPLD上下冲问题