关于26MHz晶体走线

hlg100200 · 发表于 2007-4-10 18:12:54

在layout guide中要求26MHz晶体两引脚走线越细越好，不明白为什么，请高人指教

lovrf · 发表于 2007-4-12 19:28:58

to minimize parasitic capacitance of the trace,usually use 4mil,thinnest controllable Dimension of most PCB manufactory

cylbailey · 发表于 2007-4-13 14:24:11

Not as thin as possible, commonly this trace should be around 7~8 mil

hlg100200 · 发表于 2007-4-13 16:57:11

谢谢楼上的回答,我们公司几乎所有项目都是用4mil线,有一款机用了8mil线,AFC校准值达到2000多,比其它机偏1000那样,应该是由于寄生电容的影响了[em08]

spama · 发表于 2007-4-16 16:22:44

26MHz时钟负载是高阻。线越细阻抗越高。

pacer · 发表于 2007-4-16 16:59:48

晶体不是还要对地并电容吗？微带线的寄生电容有这么大的影响吗？

n008 · 发表于 2007-4-17 16:50:56

确实是寄生电容的影响。但如果有外接电容的话应该也能调回来吧，这样你的电容就不是推荐的值了，而且此容值是不是标称值也不一定。
有没有一个此寄生电容的一个工程计算的公式阿？

login · 发表于 2008-4-13 10:21:49

可以用layout阻抗控制工具来计算每inch的寄生电容量

login · 发表于 2008-4-13 10:23:55

走线越细电容越小

		自动登录	找回密码
密码			注册

[讨论] 关于26MHz晶体走线