求助：时钟输入端串电容的问题（急）

leery666 · 发表于 2007-4-5 08:02:15

各位大侠不妨畅谈一下各自看发法：
时钟由某个带有时钟输出的混合集成电路产生，该时钟被送入其它几个需外部提供时钟的模块，时钟大小为32kHz，有人建议在各时钟输入端串入一大小合适的电容，起初目的是为了隔直，请问这种做法可行吗？有没有副作用？各位之前有没有遇到过此类电路，有什么经验能否共享一下，不胜感激！

6123456 · 发表于 2007-4-6 15:42:01

电容值的大小要合适，可以串的！

kingyb · 发表于 2007-4-6 16:52:50

<DIV class=quote><B>以下是引用<I>6123456</I>在2007-4-6 15:42:01的发言：</B>
电容值的大小要合适，可以串的！</DIV>

串起来作用真的是楼主讲的隔直吗?我见的最多的都是并着两个20p~30p的电容，用以微调频率和控制幅度
斑竹给讲讲吧~

liyh1984 · 发表于 2007-4-6 23:39:44

我认为串个电容,具有积分作用,可能使时钟的上升沿变得倾斜

gwtapple · 发表于 2007-4-8 00:25:09

收发两端的接口电平是否一致，一致的话就没必要串电容了。
串的话要选择合适的电容，同时注意接收端的电平要求

fhnetworks · 发表于 2007-4-8 21:49:41

没必要串电容

于信号质量无益！

leery666 · 发表于 2007-4-29 14:35:03

请问5楼的大侠:
能否详细解释一下串电容跟接口电平有什么关系?

langziguzhen · 发表于 2007-5-2 13:34:29

可以调整时钟的偏差 [em06]

nj8888 · 发表于 2007-5-2 21:53:29

时钟一般都是方波信号,用电容来耦合32kHz的方波信号,其电容值需取很大的值,不然32KHz的方波信号中的谐波分量会被衰减很多的,会导致时域上32KHz的方波信号上升沿变缓很多,这对时钟信号的传输不利的.所以如果真的需要隔直,那么电容的值尽量要取大些.保证jwc的倒数很小哦

tomystory · 发表于 2007-5-18 16:26:00

主板上的时钟一般是MHZ级别的,所以经常是源端(时钟输出端)RC匹配,即串一个电阻,电容下拉到地.

leery666


  等级：初级R&D工程师
  文章：13
  经验：75
  RD币：46
  注册：2006-10-29
      第 7 楼

请问5楼的大侠:
能否详细解释一下串电容跟接口电平有什么关系?

电容具有隔直通交的作用,串电容的话可以允许电容2端直流电平不一样啊

lxd07992 · 发表于 2007-5-21 19:37:07

如果你的始终信号所驱动的负载需要进行时钟同步，你这加个电容肯定会导致不同步，是非常错误的，比如说你这个时钟同时给ＧＭＣＨ和ＤＤＲ，那么如果加了电容会导致错位，那么系统也就挂定了．要看实际需要，如果没有同步要求，当然可以这么加，但我非常不建议这么加电容．[em12]

cylbailey · 发表于 2007-5-22 18:46:44

没必要, 这样反而会导致时序上的不收敛, 实在要隔直的话, 建议在32K输出端加一个足够大的电容, 而且不保证不出问题

kanejia · 发表于 2007-5-23 16:45:38

我还没看到过时钟输入端串电容的设计...也许是看的不够多.
[em13]

hhero · 发表于 2007-6-9 13:02:37

[em01]

		自动登录	找回密码
密码			注册

[讨论] 求助：时钟输入端串电容的问题（急）