设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › NC-Verilog simulator hlep(version 5.1)
返回列表 发新帖回复
查看: 994|回复: 4

[IC设计资料] NC-Verilog simulator hlep(version 5.1)

[复制链接]
发表于 2007-3-29 17:22:07 | 显示全部楼层 |阅读模式
【文件名】:07329@52RD_NC-Verilog simulator hlep(version 5.1).rar
【格　式】:rar
【大　小】:3240K
【简　介】:
【目　录】:

Cadence NC-Verilog simulator hlep(version 5.1)

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

使用道具 举报

发表于 2007-7-9 21:13:06 | 显示全部楼层
3x, Thanks![em14]
点评回复

使用道具 举报

发表于 2007-9-13 20:57:56 | 显示全部楼层
好多例子，还不错
点评回复

使用道具 举报

zebra
发表于 2008-5-18 20:22:11 | 显示全部楼层
3Q！[em14]
点评回复

使用道具 举报

发表于 2008-7-8 23:00:40 | 显示全部楼层
多谢楼主高风亮节
点评回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-24 06:47 , Processed in 0.046600 second(s), 19 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表