FPGA之执行速度问题

albert · 发表于 2007-3-7 14:01:07

假如,我用一颗FPGA写了一个累加器功能的逻辑电路

在没用任何除频器情况下,如何测量出执行速度?

1. 使用quartus II编辑器的话,哪边的report有写呢?

2. 模拟器,如modelsim可以看得出来吗?(会不会出现模拟值跟实际差很多的可能)
就是.....如果我硬体用20Hz振荡器,发现它刚好在一个clk内可以算完,
那就表示0.05ms可以算完?

3. 用示波器去看?但是它是一堆位元在那跳,我怎么看呀?

huashi911 · 发表于 2007-3-15 10:09:12

就是看你使用的时钟频率

你可以尝试着提高时钟频率, 如果代码写的好的话, 可以跑到一个比较高的频率上

jackchen668 · 发表于 2007-4-12 23:03:22

ALTERA提供产品和技术支持.

交流可联系0755-26935826 M:13510012834.
MSN：Jackchen5208@hotmail.com.
EMAIL: B1688@126.com Mr.Chen.
( agent IC: altera, linera, micron, IDT..）[/COLOR][em05][em08]

Featured · 发表于 2007-5-13 16:40:07

台企的？

		自动登录	找回密码
密码			注册

[讨论] FPGA之执行速度问题