|
您好:
我是一个刚出道的微波器件设计者,我想问一下:低通滤波器的设计流程是否是以下这些,若有出入,请您指点.
[1]根据切比雪夫多项式推倒n阶表达式;
[2]根据用户的指标:截止频率\通带内插损\带外抑制,运用衰减的表达式和切 比雪夫多项式推倒n阶表达式,计算n的值;
[3]根据n的值,查表找到归一化原形滤波器的各个器件值[g0-gn],并计算出实际的电容和电感值;
[4]根据微波短接线表达式和同轴特性阻抗表达式计算串联电感和并联电容的厚度\半径,
[5]最后,仿真!
请问:我用CST5.0仿真一个低通滤波器:指标如下:
截止频率:1080MHz,
带内插损:0.5dB以内
带外抑制:在1200MHz到1320MHz为-40dB
通带内回波:-15dB以下
我最后的计算尺寸为:
[1]同轴外导体内半径:1.5cm;
[2]等效电容半径:1.25cm;
[3]等效电感半径:0.5cm;
[4]等效电容的各个长度如下:
C1=1.2cm C2=2.64cm C3=2.88cm C4=2.92 C5=2.95
C6=2.84cm C7=2.2cm
[5]等效电感的各个长度如下:
L1=4.9cm L2=5.91cm L3=6.09cm L4=6.12cm L5=6.036cm
L6=5.64cm L7=2.53cm
但结果不良,插损在1-2GHz内是0-0.08dB
请您不吝赐教,再次感谢!! |
|