急切希望高人给小弟解答PLL使用问题。

mdy521

Altra的CycloneII FPGA如果使用PLL的话，手册上说必须要求VCO Frequency 在300MHz到1000MHz，小弟想利用PLL分频产生出192KHz的时钟，可是无法满足VCO Frequency的范围限制，那我该怎么分频产生192KHz的时钟信号，望高人给指点一下，谢谢。