DVD板的EMC超标了。。。交流

CMOS集成电路

频率最高的是主芯片到SDRAM的时钟线：133MHZ。还有就是数据总线和地址总线。
其余的频率都是KHZ级别的。
我打算把数据总线的其中8跟端接上电阻（其实也不算端接，只是在总线的中间加了两个排阻，因为空间的限制，没有办法在源端端接），这样做我是想把峰值电流降下来了，辐射应该会减小吧。因为这8根数据线的长度实在太长（4cm），另外8根在1cm左右。
请教这样做对减小辐射的作用大吗？对时序的影响是端接后的比没有端接的延时多了0.5个纳秒。应该问题不大。
盼望高手们指点！
时钟线辐射已经降到最低了！没法改了！

kunses

您好,我们老师可以和您电话沟通您能给联系方式吗?
或者你可以直接联系我 0755-26966006
MSN  hanker_0318@hotmail.com
何生

eric_xa

16根数据线的长度还不一样？
“因为这8根数据线的长度实在太长（4cm），另外8根在1cm左右。”
差别这么大？[br]<p align=right><font color=red>+1 RD币</font></p>

晴天

我来抛砖引玉。
首先原理图设计要合理，一般至少在数据和地址线上要有上接电阻。
其次数据线以最长的一根为基准，对其余的做等长处理；地址线也一样，同组的组内相差最好在50MIL以内。地址与数据的相差尽量不要太大，时钟一定要短且包地，而且隔50MIL打一地孔，同时和控制线一样也做等长。最主要的一定要做好等长处理。
呵呵深圳市数字电视平移的80%的产品是我们公司生产的，用此设计法均能过EMC、CMI。[br]<p align=right><font color=red>+1 RD币</font></p>

CMOS集成电路

真是太谢谢大家了！
因为板子不是我做的，是别人做的，公司要我整改。
板子的面积太小了，并且那个人做的布局已经很好了。
要满足等长是不可能的了，除非把SDRAM放到主芯片的反面，用过孔来连接。
但是我们的试验结果是：在高温时过孔的影响太大，画面和声音都不过关。
只好这样了。

CMOS集成电路

我的联系方式是0755－28162856－1069
我是被我导师派到公司来的，他根这边有合作项目。我本来是学计算机的，而且我的主攻方向是
FPGA。高速数字电路设计我也懂一些，主要用的是Hyperlynx来做仿真的。没办法，还是希望帮公司出点力气。
谢谢各位的提点。希望大家和我联系。我姓王。

j5171

[em02]

kakaci

<DIV class=quote><B>以下是引用<I>CMOS集成电路</I>在2006-10-31 16:16:12的发言：</B>
我的联系方式是0755－28162856－1069
我是被我导师派到公司来的，他根这边有合作项目。我本来是学计算机的，而且我的主攻方向是
FPGA。高速数字电路设计我也懂一些，主要用的是Hyperlynx来做仿真的。没办法，还是希望帮公司出点力气。
谢谢各位的提点。希望大家和我联系。我姓王。</DIV>


研究生？

liu_fm2006

是哪个测试项目不过,RADIATION还是CONDUCTION?或POWER CLAMP?,每个项目都有不同的改法.还有就是哪个频点或频段会超标?

jknothing

DVD板可以要求软件人员将主时钟的频率降下来.比如说90Mhz左右都可以,
如果在硬件没办法大动的情况下,可以采取加一个铁的屏蔽盒将主芯片和SDRAM屏蔽起来,
那些低频的噪声一般来自于开关电源,可在电源线上加磁环试试(一般EMC的测试中心都有免费的样片供你使用)
偶不是EMC的专业人员,一点小意见,供参考[br]<p align=right><font color=red>+1 RD币</font></p>

liu_fm2006

是哪个测试项目不过,RADIATION还是CONDUCTION?或POWER CLAMP?,每个项目都有不同的改法.还有就是哪个频点或频段会超标?

jknothing

DVD板可以要求软件人员将主时钟的频率降下来.比如说90Mhz左右都可以,
如果在硬件没办法大动的情况下,可以采取加一个铁的屏蔽盒将主芯片和SDRAM屏蔽起来,
那些低频的噪声一般来自于开关电源,可在电源线上加磁环试试(一般EMC的测试中心都有免费的样片供你使用)
偶不是EMC的专业人员,一点小意见,供参考[br]<p align=right><font color=red>+1 RD币</font></p>