手机方案提供

lianxun88

我公司可以提供MTK各平台的方案

http://www.pcblayout.web.vip.cn/




[52RD.
com]
[52RD.com]
[52RD.com]
兼职电子设计[52RD.com]
http://www.pcblayout.web.vip.cn/[52RD.com]
[52RD.com]
[52RD.com]上去看看吧![52RD.com]
本小组工作多年。有原来的同事联合发出做兼职!  现在在深圳！[52RD.com]
主要设计的产品：[52RD.com]
1：承接各类无线产品：手机、(现主要在公司设计手机)[52RD.com]
设计调试了多款手机，有滑盖，直板，超薄的，翻盖的...主要是MTK平台！都是已经生产过的成熟产品！性能保证！还有对讲机.  防盗的RF电路设计.从事无线遥控类产品开发多年。 [52RD.com]




【文件名】:06920@52RD_BB training_mtk资料.rar
【格　式】:rar
【大　小】:433K
【简　介】:
【目　录】:MTK BB training_mtk资料

[/QUOTE]

lianxun88

[QUOTE] 手机方案提供
  
我公司可以提供MTK各平台的方案兼职电子设计
http://www.pcblayout.web.vip.cn/   可上去看看...!
本小组工作多年。有原来的同事联合发出做兼职!  

http://www.pcblayout.web.vip.cn/

fanfool

MT6226A是MTK的26平台早期的产品，现在已经切换到成熟的MT6226B，主要区别在于声音处理AMR解码方面改善，MT6226M则是将内置摄像处理IC提高到130万象素，MT6226C是可以硬件锁网（即如转供移动、连通某一运营商的）。

lianxun88

kaka[em01]

lianxun88

过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。



从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，如果一块正常的6层PCB板的厚度（通孔深度）为50Mil，那么，一般条件下PCB厂家能提供的钻孔直径最小只能达到8Mil。随着激光钻孔技术的发展，钻孔的尺寸也可以越来越小，一般直径小于等于6Mils的过孔，我们就称为微孔。在HDI（高密度互连结构）设计中经常使用到微孔，微孔技术可以允许过孔直接打在焊盘上（Via-in-pad），这大大提高了电路性能，节约了布线空间。



过孔在传输线上表现为阻抗不连续的断点，会造成信号的反射。一般过孔的等效阻抗比传输线低12%左右，比如50欧姆的传输线在经过过孔时阻抗会减小6欧姆（具体和过孔的尺寸，板厚也有关，不是绝对减小）。但过孔因为阻抗不连续而造成的反射其实是微乎其微的，其反射系数仅为：(44-50)/(44+50)=0.06，过孔产生的问题更多的集中于寄生电容和电感的影响。



二、过孔的寄生电容和电感

过孔本身存在着寄生的杂散电容，如果已知过孔在铺地层上的阻焊区直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：C="1".41εTD1/(D2-D1)



过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用的过孔焊盘直径为20Mil（钻孔直径为10Mils），阻焊区直径为40Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：



C="1".41x4.4x0.050x0.020/(0.040-0.020)=0.31pF



这部分电容引起的上升时间变化量大致为：



T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps



从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，就会用到多个过孔，设计时就要慎重考虑。实际设计中可以通过增大过孔和铺铜区的距离（Anti-pad）或者减小焊盘的直径来减小寄生电容。



过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的经验公式来简单地计算一个过孔近似的寄生电感：



L="5".08h[ln(4h/d)+1]



其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：



L="5".08x0.050[ln(4x0.050/0.010)+1]=1.015nH



如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。



这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。



三、如何使用过孔



通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：



1．从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。必要时可以考虑使用不同尺寸的过孔，比如对于电源或地线的过孔，可以考虑使用较大尺寸，以减小阻抗，而对于信号走线，则可以使用较小的过孔。当然随着过孔尺寸减小，相应的成本也会增加。



2．上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄生参数。



3．PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。



4．电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好。可以考虑并联打多个过孔，以减少等效电感。



5．在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上放置一些多余的接地过孔。



6．对于密度较高的高速PCB板，可以考虑使用微型过孔。

lianxun88

手机布局经验小结
hualinpan 发表于 2006-9-14 14:35:00


手机布局经验：

1、直板机

假设手机有基带芯片，电源管理模块，RAM，收信机，发信机，VCO，PA，RF switch，RF connector，SIM卡座，USB，马达，电池连接器，晶振，备用电池

因为直板机的按键和屏一般是在主板的同一面，所以基带和RAM可以放到屏的下方。同时多余的空间可以用来放置蓝牙模块。

背面因为是要放置天线的，根据射频信号线尽可能短的原则，射频器件需要放到这一边，离天线近—〉远依次是射频开关，PA(GSM PA和3G PA需要合理布置位置)，VCO，再向下，左右分别放置收信机和发信机.下面位置放置PMIC，T-CARD，可放到本面的侧面，

19.2Mhz的TCXO（温度补偿型晶振）提供给收信机、发信机、PMIC和蓝牙时钟信号。

2、翻盖机

翻盖机按键一般都是直接放到主板上（而不是通过卡座），所有芯片都需要放到一面。这时候基带芯片、RAM、电源管理模块应该放到离天线尽可能远的位置。射频器件则跟直板机的要求一致。

Layout的时候，射频的入、出信号尽可能远离，射频信号之间最小距离应该为线宽的2倍，基带芯片跟RAM之间的数据信号线和地址信号线，一般在2、3层走完。2、3层的走线需要十字交叉，可适当绕线以达到此目的。为了保证射频线的阻抗为50ohm，表层的射频线需要将周围的地剥开，免得提供回流路径，从而影响阻抗的大小。同一层50ohm线和地之间的距离至少2倍线距(如果表层线太粗，保持10MIL即可)

至少保持一层完整的地，另外带状线直接对应的上下两层的地必须完整，不允许有走线！

天线下面只能有RF connectot以及匹配容、感件，否则可能严重影响无线指标。

lianxun88

观点：单芯片手机方案在中国市场前景暗淡
上网时间 : 2006年10月23日
  
打 印 版    推 荐 给 同 仁    发 送 查 询

作者：潘九堂

尽管TI和英飞凌很早就发布了单芯片手机方案，但一直未见有产品上市。不过，这并没有打消业界的热情。不久前，高通和Silicon Laboratories又加入到了单芯片阵营中。预计2007年单芯片手机将大量上市。不过，也有业界人士认为，为了追求高集成度，单芯片方案牺牲了性能，仅适用于只有通话功能的超低端手机，在成本上也没有太大优势。而随着技术成熟和成本下降，低端手机性价比不断提升，挤压了超低端手机的生存空间。由于单芯片方案在性能和成本上都没有很强优势，因此在中国市场前景暗淡，主要市场可能只在南亚、非洲和南美等新兴市场。

夏新电子研发中心主任周大林：单芯片方案还存在性能和成本的问题，成熟方案不多

和TI、英飞凌一样，新加入的高通和Silicon Laboratories的单芯片方案都集成了模拟基带、数字基带、电源管理和RF等器件。高通QSC1100解决方案将基带调制解调器、RF收发器、电源管理芯片和系统内存集成到了单一的芯片上，减少了所需的独立组件数量，降低了物料成本，并节省了超过50%的电路板面积。除了支持可下载的和弦铃声和彩色显示屏等功能外，QSC1100解决方案还支持两倍于当前市面上CDMA2000手机的通话时间。它采用65纳米工艺，支持多种频率，包括450MHz、800MHz、1900MHz和2100MHz。QSC1100解决方案样片预计将于2007年下半年推出。

而Silicon Laboratories的单芯片GSM手机方案—Si4901，是该公司AeroFONE单芯片手机系列的第二款产品，它将电源管理单元(PMU)、ARM控制器、电池接口和充电电路、数字基带、模拟基带以及射频收发器整合在一个单片集成电路中，据称能帮助系统节省65%的电路板面积。在Si4901芯片的基础上，另外只需50个元器件(主要是无源元件)，就可构成GSM手机调制解调器的完整材料清单(BOM)。据该公司估计，采用Si4901可以使整个手机的BOM成本维持在16美元之内。Si4901是Silicon Laboratories公司2005年推出的Si4905单芯片手机方案的低成本衍生版本，采用10×10毫米塑料BGA封装，现有样品供应。

单芯片方案仅适用于超低端手机，市场空间有限

不过，有业界人士表示，这种追求高集成度的做法，是以牺牲性能为代价，因此单芯片方案仅适用于只有通话功能的超低端手机。展讯通信的手机芯片的特点是高集成度，在单芯片中集成了完整的GSM/GPRS/EDGE基带电路、电源管理电路及多媒体应用处理功能，不过，展讯却没有考虑进一步集成射频。不久前，展讯公司总裁兼CEO武平对《国际电子商情》记者解释说：“我们没有考虑集成RF，集成RF的芯片只会用于极低端而不是中低端方案。一是本身RF电路die size(裸片尺寸)非常大；二是RF工艺和数字电路不太兼容，工艺缩小的时候，RF尺寸难以缩小，体现不出先进工艺的优势。而且die太大的话，芯片中没有多少空间放应用。因此单芯片方案只是便宜，性能一定不是最好。”杰尔手机方案部技术经理潘定建也指出，单芯片方案集成了太多功能，性能有限，适合于特别低端、仅具语音和短信功能的手机。






全球手机市场出货量预测

而尽管超低端手机被市场炒得火热，但在性价比越来越高的低端手机挤压下，它还有多少市场空间也值得怀疑。杰尔亚洲区业务拓展总监Brian Holmes表示：“手机市场是一个十分大而且细分的市场，超低端手机的市场的确存在，确实有一部分消费者只需要简单的通信功能就够了，我们也在密切关注这个市场的变化。但随着人们的生活方式不断改变，生活水平不断提高，大多数消费者对手机需求越来越多，不仅仅是通话，他们需要额外的功能。”

潘定建则更为直接地向《国际电子商情》指出：“超低端手机的市场主要是拉美、非洲和印度等，而在中国没有什么市场，因为中国低端手机市场也要求有音乐、简单视频播放和照相功能。”不久前，杰尔系统推出了具有CD音质的低成本入门级音乐手机平台X125，它支持EDGE标准，BOM成本也仅为30美元。

而武平则认为，随着市场的发展，低端的定义也在不断地改变。武平表示：“我们认为以后的低端方案，也是目前中低端方案的一部分，因为以后的手机一定是功能，不是GSM only。现在的低端，一定是以后的超低端。”展讯的策略是，主攻中低端市场，并且为客户提供产品差异化的空间。武平表示：“我们看好中低端方案的原因是，在中国，中低端方案出货量仍然最大，而且中低端方案能够显现出我们的特点和优势。我们的长处是可以增加客户需要的一些功能，而不增加客户的成本，我们不是把所有的衣服都剥掉，把所有的肥肉都去掉以后，让客户来做中低端手机。那样的话，所有客户做出来的手机都是一样的。”

此外，所谓的单芯片方案，比其它方案，并不一定有成本优势。例如，ADI和飞利浦半导体等厂商仍基于模拟射频技术，但他们在系统划分或SiP封装等方面进行了优化，由此减少了BOM元件数和成本。有多年手机设计经验的Holmes对《国际电子商情》表示：“谈到超低端解决方案，实际上目前还有不同的方法去做。你不仅仅要考虑基带芯片，还要考虑显示器、电池和其他硬件，以及整体设计的问题，需要考虑整体硬件和软件合起来的成本。”

夏新电子研发中心主任周大林则总结说：“真正的单芯片方案还没有出现，还需要独立的电源管理和前端功放芯片。另外，单芯片方案在性能上存在不足，而且成本上也不一定优于分离方案，因为数字和模拟还是最适合采用不同的工艺做。尽管单芯片方案一直很热，但能够成熟投放市场的，现在还不多。单芯片方案推广的过程相当慢，还有较长一段路要走。”

lianxun88

与参考时钟相关的问题

       参考时钟的辐射干扰主要对射频RF的性能影响比较大。众所周知，处理射频问题没有固定的公式，很大程度都要靠经验积累。参考时钟作为射频部分的最核心模块，有很多问题都与它有着千丝万缕的联系，最常见的问题可以归纳为：频率误差，网络同步错误，训练序列丢失，相位误差，由相位噪声和频率误差引起的灵敏度降低，以及谐波干扰。

       解决与参考时钟相关的这类问题主要也最根本的方法是做好参考时钟在印刷电路板PCB上的布线，如果条件许可最好给这部分电路设计单独的屏蔽罩。

       参考时钟电路的布线技巧

       随着芯片集成度的提高，通过调整电路中的分立器件的数值来调整电路性能的工作量已经大大减少，取而代之的是细致的电路布线工作，射频工程师的主动权往往取决于布线的好坏。布线之前要慎重考虑器件的摆放位置，积极和结构工程师沟通，且在机构允许的条件下的各种尝试和讨论是必不可少的。

       布线时对所有走线要站在全局高度作优先级规划，首先应该优先考虑参考时钟线路。参考时钟输出到达器件引脚的路线要尽量短，对长距离时钟线必要时可以采取两倍线间距条件作保护地。同层和相邻层不应该有走线与时钟线在位置上近距离平行，尤其要妥善处理参考时钟线路与功放电源线和射频单元逻辑控制电源线之间的位置。

       晶体所在位置铺地时要仔细斟酌，针对参考时钟分离器件设计和参考时钟模块设计在寄生电容和散热效果之间作折中选择。实践证明参考时钟线路中的寄生电容应该尽量避免和消除；参考时钟线路接地布线最忌讳的是在未到达主地之前与屏蔽室的地或锁相环的地互连，同时尽量避免孤岛型地的存在，如果可能就优先采取单点直到主地的方法。

       生产校准

       从需要校准的数值来看，参考时钟的生产校准只需要满足频率误差的要求就可以了。但是在生产校准过程中必须考虑温度对这一部分电路的影响，按照生产工序的安排需要在校准算法中增加温度补偿系数，而且该系数的统计选取必须涵盖实际生产操作中回流焊之后到校准开始所享有的温度恢复时间的变化效应。

(52RD.com)

fanfool

手机设计工程师知道，一种存储器解决方案并不能满足所有手机应用的要求。目前，设计工程师无论是设计基本型手机、功能丰富型手机或是智能手机，都要从多种存储器产品做出选择，让密度、带宽、架构、时钟频率和其它功能都满足其最佳应用的指标要求。手机的类型涵盖很宽的范围，设计工程师面临的最大挑战之一就是，确定哪一种存储器将为他们的特殊系统环境提供优化的存储器性能和功耗。

手机的类型

手机的类型从具有单一通话功能的基本型手机到具有大屏幕LCD和标准的传统键盘的智能手机。在这两个极端之间是大量的功能丰富型手机，这类手机目前构成了手机市场的“主力军”。这些手机都需要不同的存储器解决方案。

基本型手机具有最少的存储器需求；单一通话型手机仅仅需要少量的工作存储器和数据存储器，以便保存手机号码、呼叫记录和短消息。它们一般都具有和弦铃声，并支持短消息服务(SMS)和多媒体消息服务(MMS)。



图1：基本型手机的可能架构
功能丰富型手机的存储器需求很大，因为它们提供了更高级的功能，包括互联网浏览、收发更先进的文本消息、玩游戏、下载和播放音乐以及用相对较低的成本实现数字摄像应用。低成本、高性能的手机要提供先进的功能，意味着需要更为复杂的存储器；中等功能的手机支持游戏、多媒体消息、MP3下载、收发静态图像和VGA彩色显示；高端功能手机额外增加了视频和音频流，特别是格式化的网络站点浏览和移动商务。这些种类各异的手机都需要不同的存储器解决方案。



图2：功能丰富型手机的可能架构


图3：高端功能手机的可能架构
智能手机一般来说被认为是手持设备，它在同一台设备中集成了个人信息管理和手机的功能，有代表性的做法是把手机功能添加到PDA之中，或把智能功能如PDA功能设计到手机之中。大多数智能手机配备了LCD屏幕和内置的调制解调器，其功能包括浏览网络、发送和接收电子邮件、语音识别、接收视频和音频流、运行办公应用软件、召开视频会议以及通过无线电网络与个人电脑同步。



图4：智能手机的可能架构
选择存储类型的考虑因素

在手机应用中，选择SRAM、PSRAM和Mobile DRAM(SDR和DDR)等都是可行的，它们都提供几乎相同的省电特性、类似的时序和电流指标，并能配合NOR或NAND闪存的工作以存储代码和数据。然而，几个关键差异可能对性能和功耗有重要影响。因此，为了最大限度地提高解决方案的性能，对于设计工程师来说，了解系统如何利用存储器就很重要。影响对存储器方案做出选择的因素包括存储器密度、系统架构和突发工作模式。

1. 存储器密度

存储器密度的选择受到成本和容量的影响。基本型手机一般需要仅仅4Mb到8Mb的存储器，但也可能最高需要128Mb；功能丰富型手机需要16Mb到128Mb(高端功能手机差不多1Gb)；智能手机甚至需要更大的密度，取决于它们所运行的应用程序(最低128Mb，最高到2Gb)。在设计手机时，关键是选择能运行所有必要的应用程序且价格合理的密度。应用处理器及其确定的系统架构将有助于选择最实用的解决方案。

2. 系统架构

手机处理器将确定系统架构，这反过来又将决定手机的存储器选择。根据手机需要支持的应用程序，不同的处理器需要不同的系统架构才能获得最佳的设计。架构的选择是基于对其性能和成本的折衷。根据所选择的处理器，手机将需要不同类型存储器的组合。

大多数基本型手机需要一种采用简单的统一总线的处理器。容量为4Mb到32Mb的SRAM或PSRAM将与容量为16到64Mb的NOR闪存配合工作，两种存储器的连接数据速率为14.4Kbps。

普通的功能丰富型手机仅仅需要基带处理器，它采用单总线系统。例如，具有基带和ARM处理器的手机可能采用128Mb的NOR闪存、512Mb的NAND闪存和128Mb的CellularRAM存储器，连接的数据率是153Kbps。

运行很多应用的高性能手机趋向于采用具有多种存储器总线或统一总线的第二颗处理器，采用这些总线设计的架构需要某种形式的Mobile SDRAM。高端功能丰富型手机的应用处理器和基带处理器将以384Kbps的连接数据率访问相同的外部存储器。DSP/ARM处理器和多媒体加速器/ARM处理器可能采用256Mb的NOR闪存、512Mb NAND闪存、64Mb CellularRAM和256Mb Mobile SDRAM。

对于多媒体智能手机，性能是最重要的考量因素。他们倾向于为DSP和应用处理器采用独立的总线，其起步带宽为384Kbps。它们需要512Mb的Mobile SDRAM、1Gb的NAND闪存、64Mb的Cellular-RAM存储器和256Mb的NOR闪存。

3. 高速缓存、流水线和效率

一些处理器或者没有高速缓存，或者它们采用其它通道实现存储器数据交换，这就降低了高速缓存的效力。对于这些处理器，PSRAM、特别是CellularRAM存储器比Mobile SDRAM表现更好、功耗更低。但是，在某些阈值，不论处理器是否支持高速缓存，Mobile SDRAM的速度更快且效率更高。Mobile SDRAM总线支持流水线操作，从而增加了可用的存储器带宽。不论时钟频率是多少，当Mobile SDRAM超过CellularRAM的最大时钟频率或当它达到流水线效率的20%到30%时，Mobile SDRAM的性能就胜过CellularRAM存储器。

流水线操作使得无缝利用存储数据总线成为可能。它通过在一个开放的列持续突发存取，或通过在另一存储段(bank)交织存取，可以隐藏突发存取时间开销。然而，其效力取决于存储器控制器、存储器分区、存储器存取请求的顺序和应用本身。

4. 突发操作

各类存储器在初始存取时间、页面大小和周期时间上的差异，使突发读和写操作的平均时间长度成为性能分析中的主要变量。平均突发长度取决于高速缓存的使用、存储器仲裁方法和存储器存取通道，并对可用存储器带宽有重要影响。

存储器突发操作的效率由一次突发操作期间数据传输的起止时间来度量。典型的Mobile SDRAM读周期在该周期的开始产生x个时钟的开销，这段时间之后紧跟着的是突发操作本身。对于SDR存储器来说，在每一个时钟的上升沿传输一个存储字；对于DDR存储器来说，在每一个时钟的上升和下降沿都传输一个存储字。突发操作停止之后，需要y个时钟的时间开销，让存储器准备开始下一个操作。

典型的CellularRAM读周期产生x个时钟的初始开销，接着是突发操作，最后是y个时钟的开销。因为采用PSRAM/CellularRAM架构，初始开销偶尔被扩展以允许内部存储器阵列的维护。因为这发生在不到1%的时间里，它对整个总线效率的分析几乎没有影响，但存储器控制扩展初始开销是为偶尔出现的存取中断做预先的准备。

通过比较CellularRAM存储器和Mobile SDRAM的突发操作效率表明，CellularRAM存储器比Mobile SDRAM的开销周期要少。在较高频率突发时间条件下，CellularRAM存储器和Mobile SDR表现之间的差距接近。与Mobile SDRAM相比，CellularRAM存储器具有较好的短突发性能，具有相同或更佳的长突发性能。Mobile SDRAM通过交织段存取实现流水线操作，使之能克服在开销上的差异。

Mobile SDR支持流水线操作，但是要求在CellularRAM时序中部不出现列预加压(precharge)的操作；在短存取上，列周期时间约束限制了Mobile SDRAM的性能。对于突发写操作，在整个频率范围内，列列预加压操作把Mobile SDRAM的性能限制了10%到15%。

对于突发读操作，在较低的时钟频率，Mobile SDRAM和CellularRAM存储器具有相同的性能；在较高的频率，Mobile SDRAM的性能要高10%。

可供选用的移动存储器

1. SRAM存储器

在比较简单、存储器容量需求不大的手机中，由钮扣电池作为备份供电的4Mb低功耗SRAM存储器用作工作存储器和数据存储器。对于代码的存储，SRAM要依赖16Mb的NOR闪存或EEPROM。

利用像多芯片封装(MCP)这类改良的设计技术可以设计出更为小巧和功能更多的手机，单一封装能把一颗4Mb SRAM裸片与8Mb或16Mb NOR闪存芯片封装在一起，从而降低手机存储器所占用的空间。

2. Mobile SDRAM存储器

由于Mobile SDRAM的固有刷新电流低，且拥有电源电压低、温度补偿自刷新(TCSR)、局部阵列自刷新(PASR)和深度电源休眠(DPD)等手机需要的特殊特性，因此降低了依靠电池工作的手持系统的功耗。它利用了个人电脑的DRAM技术，但增加了适合于手机的特性。这些器件在制造和封装的过程不容易出现故障，使之成为基于裸片的应用、MCP、封装上封装(PoP)及其它堆叠方案的理想选择。Mobile SDRAM包括SDR和DDR两种版本。

3. PSRAM存储器

PSRAM存储器具有一个兼容SRAM及突发NOR闪存的接口，具有突发读/写带宽高以及工作和待机功耗低的特点。其低功耗特性包括局部阵列自刷新、温度补偿自刷新和深度电源休眠。每一个主要存储器类型都有多种选项，包括密度、配置、封装、工作温度、I/O电压及核心电压。

4. CellularRAM存储器

CellularRAM是一种增强的PSRAM存储器，它一直由CellularRAM工作组协作开发，该工作组是一个互助开发、定义并提交下一代PSRAM标准的合作联盟。这种专业的PSRAM把SRAM的最小功耗与DRAM的高带宽相结合，为异步/页面、突发和突发A/D MUX模式提供了增强性能的特性，如可变反应时间。CellularRAM器件完全兼容低功耗闪存接口，简化了存储器架构，并把突发速度性能提高到最大104MHz。CellularRAM存储器具有短的位线结构(bit line structure)，加快了随机存取时间，异步/页面版本的存储器的目标存取时间最低为70ns。



图5：移动SDR和CellularRAM存储效率的比较
设计建议

无论从成本、速度、功耗或是设计的简便性来看，所有类型存储器的架构和处理器类型都有其一定的优势，每一种移动存储器方案都有其长处，能满足一定细分的需求。拥有这些选项，无论是为基本型手机、功能丰富型手机或智能手机，设计工程师都能够找到理想的存储器方案。不论主要考虑的是速度、成本、密度、容量或是设计复杂性，从上述各类存储器中都可以找到最佳的选择。

1. 基本型手机

对于基本型手机，我们仅仅在极低端基本型手机(小于4Mb)推荐采用SRAM；对于基本型手机中的高端产品，我们推荐采用突发A/D MUX PSRAM。基本型手机要求存储器成本低、相对易于切入设计且不需要很强的处理能力。低端基本型手机需要4Mb的存储器，高端基本型手机需要32Mb存储器。它们是最便宜的一类手机，代表了大部分的手机市场需求。

由于可以提供多芯片封装的SRAM，其小的占位空间可以支持小巧的手机设计，它满足基本型手机对功耗和处理能力的要求。突发A/D MUX PSRAM的特点是把用于读和写功能的地址和数据引脚结合起来，这样就减少了引脚数量。

2. 功能丰富型手机

对于功能丰富型手机中的中低端产品，我们推荐采用CellularRAM存储器。对于高端功能丰富型手机，我们推荐采用Mobile SDRAM。功能丰富型手机需要低成本、占位空间小且与其它存储器类型兼容的存储器，但是不能以牺牲功耗、密度和速度为代价。

功能丰富型手机占据消费市场的最大份额。CellularRAM存储器是功耗最低的可选存储器，且单位比特的成本低。对于8Mb、16Mb、32Mb、64Mb和128Mb的密度要求，推荐采用该存储器，在相同的低功耗条件下，它比现在典型的4Mb和8Mb SRAM器件的容量更大。其存储单元面积是可比拟的SRAM的存储单元面积的1/10，因而占位空间更小且单位比特的成本更低，即使在4Mb密度也一样。CellularRAM存储器与标准SRAM后向兼容，它们具有相同的电压范围、封装和焊球分配，使之便于在现有的设计中实现。在该类手机中的高端，Mobile SDRAM向CellularRAM存储器发起挑战，随着容量和速度这对矛盾越来越突出，需要采用Mobile SDR甚至Mobile DDR。

3. 智能手机

对于智能手机，我们推荐采用Mobile DDR SDRAM。智能手机属于移动手持通信的前沿产品。对于要处理多种复杂功能的手机来说，处理能力、灵活性、速度、存储器密度和带宽都很重要。Mobile DDR SDRAM满足所需要的这些技术指标，并且最近加入到了Mobile SDRAM家族中。

Mobile DDR存储器采用一种专门为移动系统设计的架构和增强特性集，能提供有先进的电源指标、优异的带宽性能和比标准DRAM更高的可靠性。这些器件可以确保低功耗、高品质、高可靠性以及整体设计的鲁棒性。Mobile DDR采用了Endur-IC技术，该技术利用了先进的堆叠工艺并结合了其它设计方法，从而为无线手持产品提供了低功耗、高品质、高可靠性和整体的鲁棒性。

lianxun88

可提供整个方案（软硬件）,也可只客人设计ＰＣＢ板！可重新设计,你也可要现成成熟的方案！网上有很多案例没展出来!可向我询问...
方式灵活！随你选择！......兼职设计, 现成的包括软件,硬件原理,PCB,提供参考样机,做个外观立即可以量产...

掌握集成电路封装的特征以达到最佳EMI抑制性能

现有的系统级EMI控制技术包括：1. 将电路封闭在一个Faraday盒中(注意包含电路的机械封装应该密封)来实现EMI屏蔽；2. 在电路板或者系统的I/O端口上采取滤波和衰减技术来实现EMI控制；3. 实现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控制PCB走线和电路板层(自屏蔽)的电容和电感，从而改善EMI性能。
EMI控制通常需要结合运用上述的各项技术。一般来说，越接近EMI源，实现EMI控制所需的成本就越小。PCB上的集成电路芯片是EMI最主要的能量来源，因此如果能够深入了解集成电路芯片的内部特征，可以简化PCB和系统级设计中的EMI控制。
PCB板级和系统级的设计工程师通常认为，它们能够接触到的EMI来源就是PCB。显然，在PCB设计层面，确实可以做很多的工作来改善EMI。然而在考虑EMI控制时，设计工程师首先应该考虑IC芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的工艺技术(例如CMOS、ECL、TTL)等都对电磁干扰有很大的影响。本文将着重讨论这些问题，并且探讨IC对EMI控制的影响。
EMI的来源
数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率并不是导致EMI的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算EMI发射带宽的公式为：
F=0.35/Tr，其中：F是频率，单位是GHz；Tr是单位为ns(纳秒)的信号上升时间或者下降时间。
从上述公式中不难看出，如果电路的开关频率为50MHz，而采用的集成电路芯片的上升时间是1ns，那么该电路的最高EMI发射频率将达到350MHz，远远大于该电路的开关频率。而如果IC的上升时间为500ps，那么该电路的最高EMI发射频率将高达700MHz。众所周知，电路中的每一个电压值都对应一定的电流，同样每一个电流都存在对应的电压。当IC的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号通道上电容和电感的控制的好坏，在此，信号源位于PCB板的IC内部，而负载位于其它的IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注IC芯片自身的电容和电感，同样需要重视PCB上存在的电容和电感。
当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而使EMI增大；电路中的电流也存在同样的情况，如果电流同返回路径之间耦合不佳，势必加大回路上的电感，从而增强了磁场，最终导致EMI增加。换句话说，对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制IC封装中电磁场的措施大体相似。正如同PCB设计的情况，IC封装设计将极大地影响EMI。
电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。当IC的输出级发生跳变并驱动相连的PCB线为逻辑“高”时，IC芯片将从电源中吸纳电流，提供输出级所需的能量。对于IC不断转换所产生的超高频电流而言，电源总线始于PCB上的去耦网络，止于IC的输出级。如果输出级的信号上升时间为1.0ns，那么IC要在1.0ns这么短的时间内从电源上吸纳足够的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源总线路径上的电感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义：
V=Ldi/dt，其中：L是电流传输路径上电感的值；di表示信号上升时间间隔内电流的变化；dt表示电流的传输时间(信号的上升时间)。
由于IC管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上升时间也在一定程度上取决于IC的工艺技术，因此选择合适的IC就可以在很大程度上控制上述公式中提到的所有三个要素。
IC封装在电磁干扰控制中的作用
IC封装通常包括：硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型的PCB上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接。小型PCB实现硅基芯片上的信号和电源与IC封装上的对应管脚之间的连接，这样就实现了硅基芯片上信号和电源节点的对外延伸。贯穿该IC的电源和信号的传输路径包括：硅基芯片、与小型PCB之间的连线、PCB走线以及IC封装的输入和输出管脚。对电容和电感(对应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏。某些设计特征将直接影响整个IC芯片封装的电容和电感。
首先看硅基芯片与内部小电路板之间的连接方式。许多的IC芯片都采用绑定线来实现硅基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细的飞线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CTE)相近。芯片本身是一种硅基器件，其热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有很大的差别。如果硅基芯片的电气连接点直接安装在内部小PCB上的话，那么在一段相对较短的时间之后，IC封装内部温度的变化导致热胀冷缩，这种方式的连接就会因为断裂而失效。绑定线是一种适应这种特殊环境的引线方式，它可以承受大量的弯曲变形而不容易断裂。
采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接，也就是说硅基芯片的连接点直接粘接在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料，这种材料应该具有极低的CTE。而选择这种材料将导致IC芯片整体成本的增加，因而采用这种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体PCB直接连接的IC存在并且在设计方案中可行，那么采用这样的IC器件就是较好的选择。
一般来说，在IC封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首选考虑。举例来说，小间距的表面贴装与大间距的表面贴装工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的IC芯片，而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的IC芯片同任何常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看，小型的封装和更细的间距通常总是代表性能的提高。
引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或者是电源与返回路径之间的接近程度，因此要考虑足够多的返回路径。
电源和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻分布，而且在这种引线结构中应该分配多个电源和地管脚对。这两方面的特征都将极大地降低电源和地之间的环路电感，有助于减少电源总线上的电压瞬变，从而降低EMI。由于习惯上的原因，现在市场上的许多IC芯片并没有完全遵循上述设计规则，然而IC设计和生产厂商都深刻理解这种设计方法的优点，因而在新的IC芯片设计和发布时IC厂商更关注电源的连接。
理想情况下，要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情况并非如此，即使思想最前卫的IC厂商也没有如此分配IC芯片的管脚，而是采用其它折衷方法。在BGA封装中，一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的返回管脚，在这种管脚排列方式下，每一个信号与信号返回路径之间仅相差一个管脚的距离。而对于四方扁平封装(QFP)或者其它鸥翼(gull wing)型封装形式的IC来说，在信号组的中心放置一个信号的返回路径是不现实的，即便这样也必须保证每隔4到6个管脚就放置一个信号返回管脚。需要注意的是，不同的IC工艺技术可能采用不同的信号返回电压。有的IC使用地管脚(如TTL器件)作为信号的返回路径，而有的IC则使用电源管脚(如绝大多数的ECL器件)作为信号的返回路径，也有的IC同时使用电源和地管脚(比如大多数的CMOS器件)作为信号的返回路径。因此设计工程师必须熟悉设计中使用的IC芯片逻辑系列，了解它们的相关工作情况。
IC芯片中电源和地管脚的合理分布不仅能够降低EMI，而且可以极大地改善地弹反射(ground bounce)效果。当驱动传输线的器件试图将传输线下拉到逻辑低时，地弹反射却仍然维持该传输线在逻辑低阈值电平之上，地弹反射可能导致电路的失效或者故障。
IC封装中另一个需要关注的重要问题是芯片内部的PCB设计，内部PCB通常也是IC封装中最大的组成部分，在内部PCB设计时如果能够实现电容和电感的严格控制，将极大地改善设计系统的整体EMI性能。如果这是一个两层的PCB板，至少要求PCB板的一面为连续的地平面层，PCB板的另一层是电源和信号的布线层。更理想的情况是四层的PCB板，中间的两层分别是电源和地平面层，外面的两层作为信号的布线层。由于IC封装内部的PCB通常都非常薄，四层板结构的设计将引出两个高电容、低电感的布线层，它特别适合于电源分配以及需要严格控制的进出该封装的输入输出信号。低阻抗的平面层可以极大地降低电源总线上的电压瞬变，从而极大地改善EMI性能。这种受控的信号线不仅有利于降低EMI，同样对于确保进出IC的信号的完整性也起到重要的作用。
其它相关的IC工艺技术问题
集成电路芯片偏置和驱动的电源电压Vcc是选择IC时要注意的重要问题。从IC电源管脚吸纳的电流主要取决于该电压值以及该IC芯片输出级驱动的传输线(PCB线和地返回路径)阻抗。5V电源电压的IC芯片驱动50Ω传输线时，吸纳的电流为100mA；3.3V电源电压的IC芯片驱动同样的50Ω传输线时，吸纳电流将减小到66mA；1.8V电源电压的IC芯片驱动同样的50Ω传输线时，吸纳电流将减小到36mA。由此可见，在公式V=Ldi/dt中，驱动电流从100mA减少到36mA可以有效地降低电压的瞬变V，因而也就降低了EMI。低压差分信号器件(LVDS)的信号电压摆幅仅有几百毫伏，可以想象这样的器件技术对EMI的改善将非常明显。
电源系统的去耦也是一个值得特别关注的问题。IC输出级通过IC的电源管脚吸纳的电流都是由电路板上的去耦网络提供的。降低电源总线上电压下降的一种可行的办法是缩短去耦电容到IC输出级之间的分布路径。这样将降低“Ldi/dt”表达式中的“L”项。由于IC器件的上升时间越来越快，在设计PCB板时唯一可以实施的办法是尽可能地缩短去耦电容到IC输出级之间的分布路径。一种最直接的解决方法是将所有的电源去耦都放在IC内部。最理想的情况是直接放在硅基芯片上，并紧邻被驱动的输出级。对于IC厂商来说，这不仅昂贵而且很难实现。然而如果将去耦电容直接放在IC封装内的PCB板上，并且直接连接到硅基芯片的管脚，这样的设计成本增加得最少，对EMI控制和提高信号完整性的贡献最大。目前仅有少数高端微处理器采用了这种技术，但是IC厂商们对这项技术的兴趣正与日俱增，可以预见这样的设计技术必将在未来大规模、高功耗的IC设计中普遍应用。
在IC封装内部设计的电容通常数值都很小(小于几百皮法)，所以系统设计工程师仍然需要在PCB板上安装数值在0.001uF到0.1uF之间的去耦电容，然而IC封装内部的小电容可以抑制输出波形中的高频成分，这些高频成分是EMI的最主要来源。
传输线终端匹配也是影响EMI的重要问题。通过实现网络线的终端匹配可以降低或者消除信号反射。信号反射也是影响信号完整性的一个重要因素。从减小EMI的角度来看，串行终端匹配效果最明显，因为这种方式的终端匹配将入射波(在传输线上传播的原始波形)降低到了Vcc的一半，因而减小了驱动传输线所需的瞬时吸纳电流。这种技术通过减少“Ldi/dt”中的“di”项来达到降低EMI的目的。
某些IC厂商将终端匹配电阻放在IC封装内部，这样除了能够降低EMI和提高信号完整性，还减少了PCB板上的电阻数目。检查IC芯片是否采用了这样的技术可以更加清楚IC的输出阻抗。当IC的输出阻抗同传输线的阻抗匹配时，就可以认为这样的传输线实现了“串联终端匹配”。值得注意的是串联终端匹配的IC采用了信号转换的反射模型。而在实际应用中如果沿传输线方向分布有多个负载，并且有非常严格的时序要求，这时串联终端匹配就可能不起作用。
最后，某些IC芯片输出信号的斜率也受到控制。对大多数的TTL和CMOS器件来说，当它们的输出级信号发生切换时，输出晶体管完全导通，这样就会产生很大的瞬间电流来驱动传输线。电源总线上如此大的浪涌电流势必产生非常大的电压瞬变(V=Ldi/dt)。而许多ECL、MECL和PECL器件通过在输出晶体管线性区的高低电平之间的转换来驱动输出级，通常称之为非饱和逻辑，其结果是输出波形的波峰和波谷会被削平，因而减小了高频谐波分量的幅度。这种技术通过提升表达式“Ldi/dt”中的信号上升时间“dt”项来减小EMI。
总结
通过仔细考察集成电路芯片的封装、引线结构类型、输出驱动器的设计方法以及去耦电容的设计方法，可以得出有益的设计规则，在电路设计中要注意选择和使用符合以下特征的电子元器件：
1.        外形尺寸非常小的SMT或者BGA封装；
2.        芯片内部的PCB是具有电源层和接地层的多层PCB设计；
3.        IC硅基芯片直接粘接在内部的小PCB上(没有绑定线)；
4.        电源和地成对并列相邻出现(避免电源和地出现在芯片的边角位置，如74系列逻辑电路)；
5.        多个电源和地管脚成对配置；
6.        信号返回管脚(比如地脚)与信号管脚之间均匀分布；
7.        类似于时钟这样的关键信号配置专门的信号返回管脚；
8.        采用可能的最低驱动电压(Vcc)，如相对于5V来说可以采用3.3V的驱动电压，或者使用低电压差分逻辑(LVDS)；
9.        在IC封装内部使用了高频去耦电容；
10.        在硅基芯片上或者是IC封转内部对输入和输出信号实施终端匹配；
11.        输出信号的斜率受控制。
总之，选择IC器件的一个最基本的规则是只要能够满足设计系统的时序要求就应该选择具有最长上升时间的元器件。一旦设计工程师做出最终的决定，但是仍然不能确定同一工艺技术不同厂商生产的器件电磁干扰的情况，可以选择不同厂商生产的器件做一些测试。将有疑问的IC芯片安装到一个专门设计的测试电路板上，启动时钟运行和高速数据操作。通过连接到频谱分析仪或宽带示波器上的近场磁环路探针可以容易地测试电路板的电磁发射。

lianxun88

现手上有2.4的屏!双喇叭!蓝牙!闪光灯的

lianxun88

[em02]88888

zhou4u

好！

richardluck

我们是深圳手机OEM 请传你们的的简历 到
embox99@hotmail.com

谭轩