扩展CPU IO的问题

jefffree

如今项目需要A14-A8连接到了两片FPGA,A14的高低状态来选择使用哪一片FPGA,其他A13-A8作为地址译码来读写不同的寄存器,发现两片FPGA的译码会出现毛刺,FPGA1在A14为"1"的情况下选通,FPGA2在A14为"0"的情况下选通,但是实际操作的过程中,A14为"0"的时候,FPGA1出现了译码,而FPGA2没有出现,
还没找到根本原因,不知道如何进行?