探讨一下快速锁相的设计

boy1025

想跟大家探讨一下快速锁相的设计
      在公司负责频率合成器部分，由于有跳频方案，以前一直采用ping-pong环路设计，最近要向小型化发展，准备用单个锁相环路实现1000 hops/s。[52RD.com]
       从传统的提高锁相速度的方法来看，一味增加环路带宽当然是不行的，常用有加粗调电压和导通二极管两个比较实用的方法。粗调电压法由于要在LPF通路上加DA、比较器，会使相噪变差，二极管漏过去的鉴相脉冲也会影响输出信号的杂散。[52RD.com]
     上述方法都在实际设计中用过，加导通二极管的相对比较适用。用调制域分析仪分析，频差为300M时，我的锁相速度为650多uS，有导通二极管能提高到400多uS，但是冲激造成的底谷后面的上升部分波动很大，虽然时间变短，但在这一小段时间内的冲激是很烦人的，对于ping-pong方案来说无所谓，但单环就不太好了。[52RD.com]
    寻求高速锁相芯片是一个比较关键的问题，但是由于公司使用习惯问题，所搜索的公司器件范围有限，仅找到AD公司有一款快速锁相芯片ADF4193，没有见过的朋友可以看看他的资料。按照他资料上的说法，1.8G左右75M频差的锁相速度约为4uS，他主要是在换频时使用计时器，在一定时间内开启大的电流泵，最大为小电流时的600倍6.6mA，同时还有三个开关配合以改变环路带宽，使VCO输出后的分频频率迅速接近后再启用小电流泵，其好处显而易见。[52RD.com]
[52RD.com]
    我对该芯片没有使用经验，仅仅是昨天在AD的网上看到，就把资料下过来粗看了一下。芯片上面自带了一个差分运放，能给出的最大的电压在5.5伏供电时为1.8—4.7，这么短的一个电压差，在我的方案中要跨过1G—1.6G的频程，这样的VCO似乎也不太好找，我咨询过中电13所的专家，国内最好水平能做到150M/V以下，并且这样VCO的压控灵敏度过高，输出频率的精度也会受到影响。[52RD.com]
[52RD.com]
    这样看来，只有使用外加运放构成有源滤波器，但这样控制开关S3好象会用不上，也不知道会影响到什么程度，这样的外加有源滤波器（如AD797）能否行我还不能定下来。我还没有细看资料，希望有经验的朋友多多指点一下，或者推荐一些其他适合跳频的高速锁相芯片方案。[52RD.com]
[52RD.com]
    非常感谢，希望大家多多指点，我的EMAIL：boy1025@126.com