基于FPGA的全数字锁相环设计

donn · 发表于 2006-8-10 10:07:00

【文件名】:06810@52RD_dll.rar
【格　式】:rar
【大　小】:286K
【简　介】:摘要:介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法.详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA予以实现.
关键词:VHDL语言全数字锁相环路(DPLL) 片上系统(SOC) FPGA
【目　录】:
1.工作原理
2.环路部件的设计
3.设计实现

luckylq · 发表于 2006-8-10 11:21:00

看看先，我以前在学校毕业设计做这个的
呵呵～··[em01]

zzutjutang · 发表于 2006-8-17 10:24:00

me too.

fayfay521 · 发表于 2008-1-3 16:28:00

支持免费.[em10][em10][em10]

jjy1234 · 发表于 2008-1-25 10:45:00

kankanxian

purple77 · 发表于 2008-3-20 15:40:00

谢谢搂主的资料[em08]

wuya1228 · 发表于 2008-4-11 13:42:00

我喜欢免费的东西 ,现在正在学这个,希望大家指点一下.

yuer1212 · 发表于 2008-4-24 15:48:00

谢谢[em01]

zzzte · 发表于 2008-8-21 10:18:00

[em09]

		自动登录	找回密码
密码			注册

[FPGA资料] 基于FPGA的全数字锁相环设计

本帖子中包含更多资源