组合逻辑怎么加约束

grace88 · 发表于 2006-7-10 08:41:00

一个８位加法器
对怎么加约束完全没有概念，比如一般input　delay设成多少ns等等

joycie · 发表于 2006-7-12 08:32:00

如果你没有完全将组合逻辑与时序逻辑分开，那就保证加法器的延时满足你的延时要求就行，如果完全分开可以用set_max_delay [br]+1 RD币

sarah · 发表于 2006-7-17 08:36:00

set_max_delay set_min_delay或者可以创建一个虚拟时钟作为基准来加其他的约束 [br]+1 RD币

nhtabs · 发表于 2006-8-21 18:48:00

看样子是做练习的，随便设个input_delan and output_delay就可以。
实际项目中你必须要知道这个芯片的工作环境，根据这个定约束
[br]+1 RD币

wls771 · 发表于 2006-8-27 18:00:00

1.实现的工艺条件，
2。工作的实际频率，
3。。。。

		自动登录	找回密码
密码			注册

[讨论] 组合逻辑怎么加约束