设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › Cadence版图设计
返回列表 发新帖回复
查看: 1029|回复: 2

[IC设计资料] Cadence版图设计

[复制链接]
Eileey
发表于 2006-6-6 10:33:00 | 显示全部楼层 |阅读模式
【文件名】:0666@52RD_Cadence版图设计.rar
【格　式】:rar
【大　小】:931K
【简　介】:Virtuoso Editing的使用简介
【目　录】:
第二章   Virtuoso Editing的使用简介
第三章 Diva验证工具使用说明
第四章   Cadence中Verilog 的一些使用方法
第五章  MEDICI 的使用简介
第六章  附录


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

使用道具 举报

发表于 2006-12-31 13:55:00 | 显示全部楼层
这么黑啊,呵呵
点评回复

使用道具 举报

发表于 2007-1-27 20:14:00 | 显示全部楼层
谢谢[em01]
点评回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-9-29 18:31 , Processed in 0.047985 second(s), 19 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表