|
SystemVerilog验证是针对数字电路验证技术初/中级学员的课程,是数字电路验证工程师必须掌握的一项基本技能。该课程不仅是对SystemVerilog的语法描述,更重要的是对SystemVerilog OOP技术的理论和用法的归纳,总结和升华,通过SystemVerilog验证课程的学习可以快速成为一名合格的IC验证工程师,构建基于SystemVerilog语言的Testbench,熟练掌握验证流程和验证工作规划,进而为掌握IC高级验证技术打下坚实的基础。
本课程适合于使用SystemVerilog进行科研和IC验证的具有初/中级水平的学生和工程师,也适合于有志于从事IC验证工作,期望进入IC验证领域的相关人员。参加学习的学员需要具有数字电路的基础知识并掌握数字逻辑仿真技术,即可完成本课程的学习。
课程详情:
SystemVerilog 验证平台的架构
Lab1:Interface, program, testbench_top 编码
SystemVerilog 语义语法
Lab2: OOP编码:packet, constraint
SystemVerilog 并发操作机制
Lab3: OOP编码:generator, driver
Object Oriented Programming (OOP) 面向对象的编程
Lab4: OOP编码:receiver, scoreboard
SystemVerilog 内部通信机制
Lab5: functional coverage and code coverage
ystemVerilog Assertion
Project1: Verification of an LC3 microprocessor by developing a test environment using SystemVerilog
功能覆盖率统计
Project2: Verification of an LC3 microprocessor by developing a complete test environment using SystemVerilog, writing SVA and gathering functional coverage metrics.
详细信息:
http://www.moore8.com/offline_courses/course/15 |
|