请教：如何把数字电路导到模拟电路中？

Abigai · 发表于 2006-5-31 08:34:00

我在模拟设计中，用到数字控制，我想联合仿真，怎么才能把数字综合出的网表提到模拟的netlist中一起仿真？

Phoebe · 发表于 2006-6-2 08:24:00

我用过HSIM软件，可以把HSPICE网表和VERILOG网表放在一起仿真。
不过这个软件好像还不太普及，价格也很高。

li3453576 · 发表于 2006-7-16 23:51:00

我还不知道么

zychang · 发表于 2006-8-4 23:34:00

不知道你用的是什么仿真软件，我试过用Cadence做这种Mixed-signal simulation.

如果你已经得到了数字电路的gate level netlist(一定是要gate level netlist)，想和analog 放在一起做transistor level simulation的话，可以把netlist导入到Cadence去(CIW里点File->Import->Verilog...)，自动生成schematic和symbol，然后在toplevel里把两部分放到一起，用spectre就可以仿真了。如果只是想验证一下数字部分功能是否正确，而只有RTL的code的时候，需要在Cadence里设置Hierachy，生产一个config文件。关于这部分，我也只试过一次，你可以查一下在线帮助。[br]<p align=right><font color=red>+3 RD币</font></p>

		自动登录	找回密码
密码			注册

[讨论] 请教：如何把数字电路导到模拟电路中？