verilog里面怎么对一个输出信号进行初始置位？

Hedda · 发表于 2006-5-25 08:37:00

CPLD芯片本身可能上电后自己置位低电平，但我需要上电置位高电平。
xiexie

bigtobaby · 发表于 2006-5-29 16:44:00

用 initial 应该就可以了

tietie · 发表于 2006-6-2 18:45:00

<P>initial 只能用于仿真，我看lz的意思是在做实现时应该怎么办。</P><P>不知道lz的输出时组合逻辑输出还是寄存器输出？</P>

		自动登录	找回密码
密码			注册

[讨论] verilog里面怎么对一个输出信号进行初始置位？