详解：Make命令的调用技巧

wuyaya

    我们都经常要用到Make或Make install。利用Make工具，我们可以将大型的开发项目分解成为多个更易于管理的模块，对于一个包括几百个源文件的应用程序，使用Make命令和Makefile工具就可以简洁明快地理顺各个源文件之间纷繁复杂的相互关系。
    而且如此多的源文件，如果每次都要键入gcc命令进行编译的话，那对程序员来说简直就是一场灾难。而Make工具则可自动完成编译工作，并且可以只对程序员在上次编译后修改过的部分进行编译。因此，有效的利用Make命令和Makefile文件工具可以大大提高项目开发的效率。同时掌握Make和Makefile文件之后，您也不会再面对着Linux下的应用软件手足无措了。

    但令人遗憾的是，在许多讲述Linux应用的书籍上都没有详细介绍这个功能强大但又非常复杂的编译工具。在这里我就向大家详细介绍一下Make及其描述文件

    Makefile。
    Makefile文件
    Make工具最主要也是最基本的功能就是通过Makefile文件来描述源程序之间的相互关系并自动维护编译工作。而Makefile 文件需要按照某种语法进行编写，文件中需要说明如何编译各个源文件并连接生成可执行文件，并要求定义源文件之间的依赖关系。Makefile 文件是许多编译器--包括 Windows NT 下的编译器--维护编译信息的
    常用方法，只是在集成开发环境中，用户通过友好的界面修改Makefile文件而已。在 UNIX 系统中，习惯使用Makefile作为 makfile 文件。如果要使用其他文件作为 Makefile，则可利用类似下面的 Make 命令选项指定Makefile文件：
    1.$ Make -f Makefile.debug
    例如，一个名为prog的程序由三个C源文件filea.c、fileb.c和filec.c以及库文件LS编译生成，这三个文件还分别包含自己的头文件a.h 、b.h和c.h。通常情况下，C编译器将会输出三个目标文件filea.o、fileb.o和filec.o。假设filea.c和fileb.c都要声明用到一个名为defs的文件，但filec.c不用。即在filea.c和fileb.c里都有这样的声明：
    1.#include "defs"
    那么下面的文档就描述了这些文件之间的相互联系:
    1.#It is a example for describing Makefile
    2.prog : filea.o fileb.o filec.o
    3.cc filea.o fileb.o filec.o -LS -o prog
    4.filea.o : filea.c a.h defs
    5.cc -c filea.c
    6.fileb.o : fileb.c b.h defs
    7.cc -c fileb.c
    8.filec.o : filec.c c.h
    9.cc -c filec.c

    这个描述文档就是一个简单的Makefile文件。从上面的例子注意到，第一个字符为 # 的行为注释行。第一个非注释行指定prog由三个目标文件filea.o、fileb.o和filec.o链接生成。第三行描述了如何从prog所依赖的文件建立可执行文件。接下来的4、6、8行分别指定三个目标文件，以及它们所依赖的.c和.h文件以及defs文件。而5、7、9行则指定了如何从目标所依赖的文件建立目标。当filea.c或a.h文件在编译之后又被修改，则 Make 工具可自动重新编译filea.o，如果在前后两次编译之间，filea.C 和a.h 均没有被修改，而且 test.o 还存在的话，就没有必要重新编译。
    这种依赖关系在多源文件的程序编译中尤其重要。通过这种依赖关系的定义，Make 工具可避免许多不必要的编译工作。当然，利用 Shell脚本也可以达到自动编译的效果，但是，Shell 脚本将全部编译任何源文件，包括哪些不必要重新编译的源文件，而 Make 工具则可根据目标上一次编译的时间和目标所依赖的源文件的更新时间而自动判断应当编译哪个源文件。
    Makefile文件作为一种描述文档一般需要包含以下内容:
    ◆ 宏定义
    ◆ 源文件之间的相互依赖关系
    ◆ 可执行的命令
    Makefile中允许使用简单的宏指代源文件及其相关编译信息，在Linux中也称宏为变量。在引用宏时只需在变量前加$符号，但值得注意的是，如果变量名的长度
    超过一个字符，在引用时就必须加圆括号（）。
    下面都是有效的宏引用：
    1.$(CFLAGS)
    2.$2
    3.$Z
    4.$(Z)
    其中最后两个引用是完全一致的。需要注意的是一些宏的预定义变量，在Unix系统中，$*、$@、$?和$<四个特殊宏的值在执行命令的过程中会发生相应的变化，而在GNU Make中则定义了更多的预定义变量。关于预定义变量的详细内容，宏定义的使用可以使我们脱离那些冗长乏味的编译选项，为编写Makefile文件带来很大的方便。
    1.# Define a macro for the object files
    2.OBJECTS= filea.o fileb.o filec.o
    3.# Define a macro for the library file
    4.LIBES= -LS
    5.# use macros rewrite Makefile
    6.prog: $(OBJECTS)
    7.cc $(OBJECTS) $(LIBES) -o prog
    8.……
    此时如果执行不带参数的Make命令，将连接三个目标文件和库文件LS；但是如果在Make命令后带有新的宏定义：
    1.Make "LIBES= -LL -LS"
    则命令行后面的宏定义将覆盖Makefile文件中的宏定义。若LL也是库文件，此时Make命令将连接三个目标文件以及两个库文件LS和LL。在Unix系统中没有对常量NULL作出明确的定义，因此我们要定义NULL字符串时要使用下述宏定义：
    STRINGNAME=
    Make命令

    在Make命令后不仅可以出现宏定义，还可以跟其他命令行参数，这些参数指定了需要编译的目标文件。其标准形式为：
    target1 [target2 …]:[:][dependent1 …][;commands][#…][(tab) commands][#…]
    方括号中间的部分表示可选项。Targets和dependents当中可以包含字符、数字、句点和"/"符号。除了引用，commands中不能含有"#",也不允许换行。在通常的情况下命令行参数中只含有一个":"，此时command序列通常和Makefile文件中某些定义文件间依赖关系的描述行有关。如果与目标相关连的那些描述行指定了相关的command序列，那么就执行这些相关的command命令，即使在分号和(tab)后面的aommand字段甚至有可能是NULL。如果那些与目标相关连的行没有指定
    command，那么将调用系统默认的目标文件生成规则。
    如果命令行参数中含有两个冒号"::"，则此时的command序列也许会和Makefile中所有描述文件依赖关系的行有关。此时将执行那些与目标相关连的描述行所指向的相关命令。同时还将执行build-in规则。如果在执行command命令时返回了一个非"0"的出错信号，例如Makefile文件中出现了错误的目标文件名或者出现了以连字符打头的命令字符串，Make操作一般会就此终止，但如果Make后带有"-i"参数，则Make将忽略此类出错信号。
    Make命本身可带有四种参数：标志、宏定义、描述文件名和目标文件名。其标准形式为：
    Make [flags] [macro definitions] [targets]
    Unix系统下标志位flags选项及其含义为：
    -f file 指定file文件为描述文件，如果file参数为"-"符，那么描述文件指向标准输入。如果没有"-f"参数，则系统将默认当前目录下名为Makefile或者名为Makefile的文件为描述文件。在Linux中， GNU Make 工具在当前工作目录中按照GNUMakefile、Makefile、Makefile的顺序搜索 Makefile文件。
    1.-i 忽略命令执行返回的出错信息。
    2.-s 沉默模式，在执行之前不输出相应的命令行信息。
    3.-r 禁止使用build-in规则。
    4.-n 非执行模式，输出所有执行命令，但并不执行。
    5.-t 更新目标文件。
    6.-q Make操作将根据目标文件是否已经更新返回"0"或非"0"的状态信息。
    7.-p 输出所有宏定义和目标文件描述。
    8.-d Debug模式，输出有关文件和检测时间的详细信息。
    Linux下Make标志位的常用选项与Unix系统中稍有不同，下面我们只列出了不同部分：
    1.-c dir 在读取 Makefile 之前改变到指定的目录dir。
    2.-I dir 当包含其他 Makefile文件时，利用该选项指定搜索目录。
    3.-h help文挡，显示所有的Make选项。
    4.-w 在处理 Makefile 之前和之后，都显示工作目录。
    通过命令行参数中的target ，可指定Make要编译的目标，并且允许同时定义编译多个目标，操作时按照从左向右的顺序依次编译target选项中指定的目标文件。如果命令行中没有指定目标，则系统默认target指向描述文件中第一个目标文件。通常，Makefile 中还定义有 clean 目标，可用来清除编译过程中的中间文件，例如：

    1.clean:
    2.rm -f *.o
    运行 Make clean 时，将执行 rm -f *.o 命令，最终删除所有编译过程中产生的所有中间文件。
    隐含规则
    在Make 工具中包含有一些内置的或隐含的规则，这些规则定义了如何从不同的依赖文件建立特定类型的目标。Unix系统通常支持一种基于文件扩展名即文件名后
    缀的隐含规则。这种后缀规则定义了如何将一个具有特定文件名后缀的文件（例如.c文件），转换成为具有另一种文件名后缀的文件（例如.o文件）：
    .c:.o
    $(CC) $(CFLAGS) $(CPPFLAGS) -c -o $@ $<
    系统中默认的常用文件扩展名及其含义为：
    1..o 目标文件
    2..c C源文件
    3..f FORTRAN源文件
    4..s 汇编源文件
    5..y Yacc-C源语法
    6..l Lex源语法
    在早期的Unix系统系统中还支持Yacc-C源语法和Lex源语法。在编译过程中，系统会首先在Makefile文件中寻找与目标文件相关的.C文件，如果还有与之相依赖的.y和.l文件，则首先将其转换为.c文件后再编译生成相应的.o文件；如果没有与目标相关的.c文件而只有相关的.y文件，则系统将直接编译.y文件。而GNU Make 除了支持后缀规则外还支持另一种类型的隐含规则--模式规则。这种规则更加通用，因为可以利用模式规则定义更加复杂的依赖性规则。模式规则看起来非常类似于正则规则，但在目标名称的前面多了一个 % 号，同时可用来定义目标和依赖文件之间的关系，例如下面的模式规则定义了如何将任意一个 file.c 文件转换为 file.o 文件：
   

    原文转自凌阳教育嵌入式培训网：http://emb.sunplusedu.com，转载请注明出处！

baxk

正在学，刚好可以看一下

Hugo801122

这个倒是很不错的分享！