MT6572 PCS相位误差偏大的问题

l295120398 · 发表于 2013-7-16 19:44:49

十四楼的解说好详细。。。。。

cao1234yuan · 发表于 2013-7-25 15:36:12

重新确认了一遍,楼主始终没有说明是辐射还是传导!另外,这么久了,楼主问题解决了吗?

czq1024 · 发表于 2013-7-27 16:33:11

学习了。。。。

sxm12315 · 发表于 2013-8-20 11:52:37

学习了14#的东西，你很棒

Evan_yang · 发表于 2013-10-14 17:46:59

我们72平台也碰到这样的问题，是传到，楼主解决了吗？盼回复

gook2009 · 发表于 2013-11-6 21:00:55

14楼是大神，什么问题都能弄一堆东西出来。全能型人才。[em04]

ytb522 · 发表于 2013-11-7 09:15:09

个人意见，屏蔽盖盖上可能是影响了微带阻抗，主要和高度相关，高度太低会影响，猜想可能传导已经比较大了，如果传导超过5，建议修改传导开始。传导方法简单列举几个。可以尝试修改以下几个地方：PA输出匹配;断开接收，看发射，是否是接收造成，可以加高低通；调试输入，测试低频，断开高频，测试高频，断开低频，如果有，可以加带通或其他高低通；PA使能，控制加对地电容，一般1--100pF...............................等，，耦合方法，如：ramp也可以改善................................................就不一一列举。

Bxtt · 发表于 2014-3-22 13:48:53

学习了...

sinosims · 发表于 2014-8-13 00:07:34

学习了。谢谢分享

RFasheng · 发表于 2014-8-13 17:55:24

问题解决了么，说下之前debug类似问题的经历

1、PCS上行，1850---1910MHz；DCS下行，1805---1880MHz；
有一部分重合了，先查下你用的TXM的隔离度，当时我验证过一颗Murata的2G TXM就是PCS Tx时，由于Isolation太差
从DCS RX Port的路径回去干扰了MT6166，去掉差分路径上串联的匹配可以改善PCS的P.E

2、改屏蔽框确实好了，但是结构要改模周期有点长，而且在屏蔽框上开孔也不一定能保证认证时CSE和RSE pass
所以当时就没采用这个办法

3、增加屏蔽框的高度也有点难，厚度的设计本来对结构的兄弟来说就是个挑战，我们RF就不给他们添麻烦了
其实盖上屏蔽框就是提供了一条干扰MT6166的路径，但又不能不用RF shielding
所以我们就在别的地方想办法吃掉干扰

4、电路上解决，我们在MT6166 GSM HB TX进入TXM之前加了一个1pf到地，就有效果了，不知道你那边行不行！

5、其实还可以通过修改MTK RF里面的.h文件中的时间参数，调整发射burst和TXM 打开的时间前移Burst可以改好PCS的P.E，但是PCS PVT Fail了，需要调整ramp，有点麻烦，所以我们就直接尝试了上述整改匹配的方法

HXL_LZ · 发表于 2014-8-23 11:28:34

屏蔽盖上多钻几个孔试下

52RD网友 *发表于 2015-3-18 11:06:09* · 发表于 2015-3-18 11:06:09

楼主是猪吗？发问题也不看，也不详细说明是传到还是耦合！也不告诉结果！以后这样的贴看都不要会了！

		自动登录	找回密码
密码			注册

[讨论] MT6572 PCS相位误差偏大的问题