怎样预防电路板级电磁辐射问题

emcbbs

怎样预防电路板级电磁辐射问题
大多数情况下，EMC测试的结果使人感到不满意和吃惊。但重新设计产品会浪费大量的资金和时间，并且造成严重的拖延。这些额外的拖延和花销，可能会使设计师有机会并要求尽可能早地进行产品的EMC检测。在这篇文章里，将提供一些简单的建议和一些有用的检测方法的例子，以避免不期望的辐射。
  最后的测试结果往往是针对整个系统或产品的，但是对电磁兼容性的考虑却必须在产品的理论设计阶段就建立起来。
一般规则：
  为了避免不期望的电磁兼容性问题，必须遵循以下规则：
1.在设计阶段尽可能早地开始检测工作；
2.找到问题的根源；
3.在元件级就纠正问题；
4.在设计阶段有计划地进行检测；
5.依照现有的电磁兼容性指导性文件进行检测； 6.在生产阶段进行产品质量检测；
辐射预测
  过去，设计师只是利用频谱分析仪和近场探头搜索板极的电磁辐射源。这些检测方法即耗时又不可重复。因此，这种方法对于寻找辐射源的位置，判断不同改进方案对整体辐射的影响具有很大的不确定性。现在，通过把频谱分析仪和近场探头连接到EMC扫描仪上，设计师可以构造一个理想的用于预测板级和器件级电磁辐射的检测设备。由于设计师自己可以完成检测并对结果进行评估，所以这种检测方法使预检测变得非常简单和便宜，辐射源很容易地以图形方式描述出来，并且不同改进方案的结果可以相互比较。

来自于PCB板上元件的辐射状况图 (64MHZ)
设计规则：
  板级的设计对保证整个产品或系统具有良好的电磁兼容特性是极为重要的一环，设计者必须遵以下的规则：
1.不使用比实际需要更高的电压、电流；
2.不使用比实际需要的更快的电路元件；
3.所有连接以最短方式连接；
4.适当地设计接地，屏蔽和滤波
使用去耦电容、多电源层、合理的零电势以及双扭线、信号线与回路尽量靠拢，可以消除高频电流环。
电路板的设计：
  在减小所有用于信号快速上升或下降期器件之间的感应的同时，电路的布局必须减小电流回路。为了消除串话，敏感的感应器必须隔离，电源的分布必须是低感应的(多路设计)

接地不良的电路板(100*160mm)(40MHZ)   改良接地后的电路板(100*160mm)(40MHZ)
逻辑电路
  在选用逻辑电路时请遵循以下规则：
1.尽可能选择低速的时钟频率，占空比尽可能选择在50％;
2.将闲置的输入输出端强置在一个适当的电位上;
3.信号线和回路线尽可能靠拢;
去耦电容
去耦电容用于消除瞬态过程对电路的影响，可以通过以下方式实现:
电容器尽可能靠近电源管脚(电流环最小);
使用的电容器的尺寸要尽可能小
滤波器
  使用滤波器可以减小电路和线路板的输入输出之间的干扰，滤波器就是两个区域之间的屏障。
屏蔽
屏蔽是通过使用屏蔽箱或屏蔽材料来隔离辐射源。这个方法通常比较昂贵，一般在没有其它解决办法时才使用。但是你必须铭记，屏蔽能够引起温度问题，同样也会出现氧化问题，最终降低屏蔽效果。
电磁兼容性指导性文件
  产品必须通过与现有的电磁兼容性指导性文件的兼容性测试。在CE认可后你经常忽略的是在产品生产一段时期后将会发生什么。经常地产品的一些部件要改变(如新的元件或元件供应商)，且都可能会引起产品的电磁兼容特性与原来的不同。在此情况下，电磁兼容扫描仪能帮你进行电磁辐射测试并最终找出电磁兼容特性的变化。
结论：
ª为了创造出物美价廉的产品，从产品设计的初期阶段就要考虑电磁兼容问题，进行早期检测将可以发现问题，并在选择元件和线路设计阶段就得到纠正。
ª依据现有的指令性规则完成电磁兼容性检测。
ª在产品的生产过程中进行电磁兼容性检测，以保证产品的电磁兼容性不会改变

[此贴子已经被feel于2006-5-16 19:17:20编辑过]