A instance for ASIC Flow

Olive

【文件名】:06516@52RD_一个ASIC设计流程实例.rar
【格　式】:rar
【大　小】:1705K
【简　介】:摘要：本文介绍了基于标准单元库的深亚微米数字集成电路的自动化设计流程。此流程从设计的系统行为级描述或RTL 级描述开始，依次通过系统行为级的功能验证，设计综合，综合后仿真，自动化布局布线，到最后的版图后仿真。在这里，我们用Synopsys 公司的VSS(VHDL System Simulator)工具进行各种仿真，用Design Compiler 进行综合，用Cadence公司的Silicon Ensemble 进行自动布局布线。对于最后的版图后仿真，由于输出文件的限制，我们改用Active-HDL 工具进行验证。本文同时用一个实例DDFS 对整个流程加以了举例说明。
关键词：库，仿真，约束，综合，floorplan,布局布线。
【目　录】:
第1 章EDA 设计的概述
第2 章行为级仿真
第3章Behavioral Compiler 和Module Compiler
第4 章逻辑综合
第5 章综合后仿真
第6章Formal Verification及其其他辅助工具
第7 章版图生成