有牛人的话，就进来！

ditto1

如果一个芯片的正,负电压引脚特性要求:负电压比正电压提前1US输入,有什么办法没?

mayiqiang

<P>在正电压前面加一个RC延时电路不就可以了 自己仿真一下就OK了</P>

ranch

RC延时会不会导致电平下降（？），在模拟电路中用得比较多。数字IC的话可以考虑用CMOS传输门的延时达到要求，不过要控制精确的话比较难,可用多个门延时调试。