免费送多个小教程

Nellie

<P><B>【文件名】:0659@52RD_verilogHDL实例与讲解(1).rar</B></P>
<P><B>【格　式】:rar</B></P>
<P><B>【大　小】:264K</B></P>
<P><B>【简　介】:</B>在前面九章学习的基础上， 通过本章十个阶段的练习，一定能逐步掌握Verilog HDL设计的要点。我们可以先理解样板模块中每一条语句的作用，然后对样板模块进行综合前和综合后仿真，再独立完成每一阶段规定的练习。当十个阶段的练习做完后，便可以开始设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然，复杂的数字逻辑系统的设计和验证，不但需要系统结构的知识和经验的积累，还需要了解更多的语法现象和掌握高级的Verilog HDL系统任务，以及与C语言模块接口的方法（即PLI），这些已超出的本书的范围。有兴趣的同学可以阅读Verilog语法参考资料和有关文献，自己学习，我们将在下一本书中介绍Verilog较高级的用法。
<B>【目　录】:无目录</B>
</P>

Nellie

【文件名】:0659@52RD_《 FPGA设计经验谈》(西安大唐公司内部资料).rar
【格　式】:rar
【大　小】:967K
【简　介】:摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL 电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。
关键词：FPGA 数字电路时序时延路径建立时间保持时间
【目　录】:
1 数字电路设计中的几个基本概念
2 FPGA/CPLD 中的一些设计方法

Nellie

<P>
【文件名】:0659@52RD_FPGA设计指导手册.rar
【格　式】:rar
【大　小】:260K
【简　介】:FPGA设计指导手册
【目　录】:</P>
<P>第一章 FPGA设计指导性原则</P>
<P>第二章 FPGA设计的具体准则</P>
<P>第三章 FPGA设计的常见疑问</P>
<P></P>

Nellie

【文件名】:0659@52RD_夏宇闻著作：从算法设计到硬线逻辑的实现.rar
【格　式】:rar
【大　小】:830K
【简　介】:从算法设计到硬线逻辑的实现
【目　录】:第一章－第九章