IIC主控器IP核（vhdl）设计

Germaine

【文件名】:0658@52RD_26_833.rar
【格　式】:rar
【大　小】:239K
【简　介】:摘要： 从状态机的角度，介绍一种I2C控制核的VHDL设计方法。将其嵌入到FPGA中，用于实现与TMS320C6000系列DSP的接口，并配合DSP的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询。着重介绍I2C控制核的总体设计方案，详细描述其内部命令状态机和时序状态机的工作原理及相应的VHDL代码。此外，介绍I2C控制核与DSP相互通信中断处理机制的VHDL实现方法。最后，给出在Xilinx公司的ISE6.1+ModelSimXE5.7c软件平台中进行EDA的综合结果与时序仿真图。
关键词： I2C总线 状态机FPGA VHDL DSP 控制器核
【目　录】:
1 总体思想
2 状态机描述
3 中断信号的处理机制
4 EDA综合结果与结论