找回密码
 注册
搜索
查看: 7150|回复: 11

[讨论] 请问!混频相噪恶化度的如何计算

[复制链接]
发表于 2006-4-28 18:47:00 | 显示全部楼层 |阅读模式
例如一个2G 10K  90DBC/hz的RF与一个5G  10K  85dbc/hz 的LO  mix
得出的相噪是多少?有没有相关的公式
发表于 2006-4-28 19:13:00 | 显示全部楼层
关注中......
点评回复

使用道具 举报

发表于 2006-4-28 21:54:00 | 显示全部楼层
<P>我觉得结果应该是比两者都更差。</P>
点评回复

使用道具 举报

 楼主| 发表于 2006-4-29 09:06:00 | 显示全部楼层
<P>我曾听说是比最差的那个恶化1-2个DBC/hZ</P><P>但如果从倍频6个DBC/hZ的角度来说就根本说不通了啊</P>
点评回复

使用道具 举报

发表于 2006-4-29 13:41:00 | 显示全部楼层
我的经验是两个相噪不同决定于差的相噪,相同+3dB[br]<p align=right><font color=red>+1 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-4-29 13:44:00 | 显示全部楼层
<P>结果应该是由你的本振相噪来决定。</P>[br]<p align=right><font color=red>+1 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-4-29 15:19:00 | 显示全部楼层
The Phase Noise of LO is better than the input signal. I think!

then the Phase Noise is decided by Lo. but the performace is worse than LO. perhaps 10db.[br]<p align=right><font color=red>+1 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-4-29 23:04:00 | 显示全部楼层
<P>当然是由相位噪声较差的那个决定了。</P><P>对于LZ提出的那个例子,混频后中频信号的相位噪声不会好于85dBc/Hz。</P>[br]<p align=right><font color=red>+1 RD币</font></p>
点评回复

使用道具 举报

 楼主| 发表于 2006-4-30 08:18:00 | 显示全部楼层
<P>大家都知道由最差的决定,但那是多少呢</P>
点评回复

使用道具 举报

发表于 2006-7-8 10:06:00 | 显示全部楼层
恶化6db吧?
点评回复

使用道具 举报

发表于 2006-7-8 13:49:00 | 显示全部楼层
<P>是由较差的PN来决定,mixer输出后的<a href="mailtPN@10Khz" target="_blank" >PN@10Khz</A> 大约为-83.8dBc左右,稍微差一些。</P>[br]<p align=right><font color=red>+1 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-7-8 13:51:00 | 显示全部楼层
V t V f t t 1 1 1 1 2 ( ) cos[ ( )] = + π ?
V t V f t t 2 2 2 2 2 ( ) cos[ ( )] = + π ?
[ ] V t V f f t t t 0 0 1 2 1 2 2 ( ) cos ( ) ( ) ( ) = ± + ± π ? ?
  图7.2.13表示混频器对相位的加减作用。考虑相位噪声时,则有
(7.2.16)
其中?1n(t) , ?2n(t)为输入信号与本振信号的相位抖动, ?n(t)为输出信号的相位抖动。
? ? ? n n n t t t ( ) ( ) ( ) = ± 1 2
图7.2.13混频器时相位的加、减作用
  由于?1n(t)和?2n(t)互不相关,功率谱密度总是相加的,所以
(7.2.17)
而<b><FONT size=5>混频器的输出相位噪声功率谱密度为两个输入信号相位噪声功率谱密度之和。</FONT></b>
  当满足时,输出相位噪声谱密度与输入相位噪声谱密度及本振相位谱密度的关系有:
(7.2.18)
  需要指出的是,以上的推导只考虑了<b><FONT size=4>混频器输入信号对输出信号相位噪声的影响,实际上混频器本身也存在附加的相位噪声,该附加相噪同放大器一样,主要由白相噪声和闪烁噪声组成。与混频器的有用输出电压相比,附加的噪声一般很低。此时,混频器的附加噪声可忽略不计。但是在两个输入信号的频谱都很纯的情况下,混频器的附加相位噪声将对可能达到的输出相噪构成主要的限制,这时必须考虑混频器自身附加相噪—混频器噪声基底的影响。  混频器的噪声基底通过测量可得到。</FONT></b>文献给出双平衡混频器相位噪声功率谱密度估计值的计算公式
4. 倍频器的相位噪声
  倍频器对输入信号的频率和相位同时倍乘,因此倍频器又可看作相位倍乘器。图7.2.14表示倍频器对信号相位的作用。
图7.2.14倍频器对信号相位的作用
  输出相位噪声功率谱密度和输入相位噪声功率谱密度的关系为
(7.2.20)
  时,输出相位噪声谱密度与输入相位噪声谱密度有(7.2.21)的关系。
(7.2.21)
  用对数表示为
(7.2.22)
因此,<FONT color=#f70909 size=5><b>倍频器的输出对输入信号的相位噪声而言,恶化20lgN(dBc/Hz) </b></FONT>。
  以上分析没有考虑倍频器部件本身的附加噪声,实际应用中,附加噪声应当是考虑的因素之一。当输入信号频谱纯度高时,附加的噪声可能构成限制输出相噪的主要因素。
0 20 f N f dBcHz m Im = + lg /
5. 分频器中的相位噪声
  <b><FONT color=#f70909>分频器对频率和相位同时起除的作用</FONT></b>,如图7.2.15所示。这时,输出信号的相位噪声功率谱密度与输入相位噪声功率谱密度有式
(7.2.23)的关系:
图7.2.15 分频器对相位的除法作用
  相位噪声谱密度有(7.2.24)关系式(7.2.24)
因此<b><FONT color=#ff0000 size=5>分频器的输出相噪相对于输入而言,相位噪声谱密度改善了20 lgN。</FONT></b>
  分频器输出噪声中,除有经过变换的输入相噪外,还有附加噪声。当分频比很高时,
附加噪声甚至会超过输入相噪。
(7.2.25)
7.2.4 数字锁相环路的相位噪声
1. 锁相频率合成器传递函数  锁相环的数学描述严格讲是一个非线性微分方程。通常
为了分析方便,在跟踪状态,误差信号较小时可以认为是线性系统。
图7.2.16 数字锁相频率合成器线性化相位模型图7.2.17
从点1、2、3、4、5、6至输出端的信号流图1 θ0( ) S
根据梅森(Mason)公式分别得到点1、2、3、4、5、6至输出端的传递函数
  其中,为锁相环路的开环增益。H S
  对于常用的高增益( )二阶环,Hr(S)、He(S)及Hb(S)为其中为环路自然角频率,为阻尼系数。
图7.2.18
Hr(S)、He(S)和Hb(S)的幅频特性图分别是具有低通,高通和带通的滤波特性。
2. 各种噪声源对输出相噪的贡献
  H1(S)到H6(S)式反映了锁相环各点至输出端的传递函数。由随机信号分析理论可知,线性时不变系统输出的随机信号功率谱密度S0(f)与输入随机信号功率谱密度Si(f)有(7.2.38)式的关系。
(7.2.38)
式中是系统的传输函数。其幅频特性的平方为系统的功率传输函数。因此可以根据上式及合成器环路各点到输出端的传递函数分别分析各种噪声源对输出相位噪声的影响。
下图里包含了各种噪声源的相位噪声模型。为了优化分析,仅考虑随机相位噪声,并直接用功率谱密度来表示。
图7.2.19 含有噪声源的数学模型
图7.2.19中各符号的含义是:
—晶振参考源引入的相位噪声
—鉴相器引入的相位噪声
—DAC引入的相位噪声
—低通滤波器引入的相位噪声
—VCO调谐端引入的调频相位噪声
—压控振荡器引入的相位噪声
—分频器引入的相位噪声
—考虑采用载波偏移锁相环时混频器引入的相位噪声
  这些噪声源对输出相位噪声的影响由各点的传递函数和(7.2.38)式推导得出。
  参考源、分频器反映到输出端的相位噪声功率谱密度分别表示为(7.2.39),(7.2.40)式
  由(7.2.39), (7.2.40)式看出,Sr(f)、SN(f)经低通因子修正,倍乘N2后反映到输出端,应用(7.2.22)式,相位噪声谱密度表示为下式。
  也就是说在环路带宽之内,参考源和分频器的相位噪声恶化20logN dB后由环路输出,大于环路带宽的相噪被衰减。
  鉴相器、D/A变换器的相位噪声反映到输出端的功率谱密度分别表示为(7.2.43),(7.2.44)式
  同样,鉴相器和D/A变换器的相位噪声谱密度分别表示为(7.2.45),(7.2.46)式
  在环路带宽之内,鉴相器,D/A变换器的相位噪声恶化后反映到输出端,大于环路带宽的相噪被衰减。
  低通滤波器及在VCO调谐端引入的调频噪声反映到环路输出端的相位噪声功率谱密度为(7.2.47),(7.2.48)式表示
  (7.2.47),(7.2.48)式表明,低通滤波器和VCO调谐端引入的相位噪声功率谱密度经带通因子修正,倍增后由频率合成器输出,用相位噪声功率谱密度表征为(7.2.49)和(7.2.50)式。
  压控振荡器的相位噪声反映到合成器输出端的相位噪声功率谱密度为(7.2.51)式所示。
由(7.2.51)式看出,SVCO(f)经高通因子修正后全部由环路输出。
  用相位噪声谱密度表示为(7.2.52)式。  也就是说频偏f&lt;fn时,VCO的相噪被衰减,在f&gt;fn时,VCO的相位噪声全部由合成器输出。
  偏移载频数字锁相频率合成器中,混频器的相位噪声由图7.2.11中的5点引入,混频器的相位噪声反映到频率合成器输出端的相位噪声功率谱密度表示为(7.2.53)式。
  (7.2.53)式表明,混频器的相位噪声功率谱密度经低通因子修正后,全部由频率合成器输出。
  (7.2.54)为相位噪声谱密度表示式。
  在环路带宽之内混频器的相位噪声全部反映到频率合成器的输出端,大于环路带宽的相位噪声将被衰减。
(7.2.54)
  (7.2.39)至(7.2.54)式是分别考虑不同的噪声源单独作用于数字锁相频率合成器得到的结果,实际上噪声源是同时存在的。频率合成器输出的相位噪声是所有噪声源同时作用的结果。在上面的分析中,已经把0锁相频率合成器认为是线性系统,在这个前提下,可以应用线性迭加原理,将各噪声源反映到频率合成器输出端的相位噪声功率谱密度相加,得到总的相位噪声功率谱密度。
(7.2.55)
  将(7.2.55)式两边同乘,得到相位噪声谱密度的表达式(7.2.56)。
(7.2.56)
  各噪声源的相位噪声谱密度可以通过计算或测量得到,代入(7.2.56)式即可得到频率合成器总的输出相位噪声谱密度。
  由(7.2.56)式可以看出各部件的相位噪声对数字锁相频率合成器总输出相位噪声的影响,输出相位噪声的大小不仅和各部件的相噪密切相关,而且与环路参数、分频比N有密切关系。
7.2.5
实现低相位噪声指标的合成器设计方法
  不同用途的频率合成器对其相位噪声指标的要求不同。对相位噪声指标要求严格的应用场合,相位噪声往往直接关系到系统多项指标的好坏,而低相位噪声指标频率合成器的实现涉及到多方面的因素。传统的实现采用调试、改方案、再调试的方法。我们采用的定量分析法,辅以CAD技术,从系统方案选择到环路参数的计算,充分考虑到各环节对相位噪声的影响,能精确估算出系统输出的相位噪声指标,使频率合成器的设计建立在定量分析基础上。
1. 数字锁相频率合成器的部件选择
  (7.2.56)式表明了各部件相位噪声与输出总的相位噪声的关系,在环路带宽以内,与输出的相噪有关的部件主要包括:晶振参考源、分频器、鉴相器、VCO、混频器。
  混频器输出的相位噪声直接反映到环路输出端,因此只有当混频器输出的相位噪声低于系统要求的输出相位噪声时,混频器的相位噪声才构不成
影响输出相噪的主要因素。  混频器部件的附加相噪一般低于-150dBc/Hz/1KHz,设计时主要考虑作为混频器输入的参考信号的相位噪声,一般而言,该参考信号的相位噪声低于输出相位噪声是容易做到的。当合成器输出相噪不考虑混频器相噪为,混频器输出参考信号的相噪时,对环路带宽内输出相噪的影响为1dB。为了使其影响最小,混频器的输入尽量选用低相位噪声的参考信号。
£( ) / 1 90 KHz dBc Hz = ?
£( ) / 1 96 KHz dBc Hz = ?
  晶振参考源是数字锁相频率合成器中最重要的部件之一,当其它部件的相位噪声构不成影响频率合成器输出相位噪声的主要限制时,小于环路带宽内的近载频输出相噪主要由晶振参考源决定,其值等于[ ]dBc/Hz,此时数字锁相频率合成器的相位噪声(主要是远端相噪)优于同一晶振做参考源的倍频源。
£( ) lg f N r + 20
  晶振参考源直接影响输出信号近载频的相位噪声,晶振参考源也往往是构成限制频率合成器输出近端相噪的主要因素,因此在实现低相噪频率合成器时,首先考虑选用相位噪声好的晶振作为参考源。此外,由于环路分频比N的大小决定了参考源相噪的恶化程度,在不影响系统频率步进时尽可能提高晶振参考源工作频率有利于减小分频比N。
  在低相噪晶振参考源使用场合,当晶振参考源相噪优于分频器相噪时,分频器构成了限制相噪的因素,分频器输出的相位噪声反映到频率合成器输出端与晶振具有相同的情形。分频器附加相位噪声一般很低,构不成限制输出相位噪声的主要因素。但在分频器工作频率小于1MHz或分频比很大时,分频器有可能构成限制输出相位噪声的主要原因。分频器的选择除考虑满足工作频率的要求外,应尽量选用低噪声分频器。在高速低噪声设计场合,采用ECL、CMOS的分频器是有利的。
  鉴相器反映到输出端的相位噪声在低相位噪声频率合成器设计场合是需要重点考虑的因素之一。这是因为低相位噪声晶振参考源技术在近几年已发展到相位噪声低于的水平。鉴相器的附加相位噪声虽然很低,但由于鉴相灵敏度KP一般在0.3左右,使鉴相器附加相噪反映到频率合成器输出端近载频(环路带宽内)的相位噪声恶化,鉴相器采用高速数字集成电路。
£( ) f PD
20 1 lg
KP
  如ECL或GaAs集成电路时,这类器件的1/f噪声较大,相位噪声基底一般在左右,减去后为-140dBc/Hz/1KHz左右,晶振参考源相位噪声优于-140dB/Hz时,鉴相器变为限制输出相噪指标的主要因素,这也是各种极低相噪、高鉴相频率合成器产品中选用模拟鉴相器的原因。
£( ) / 1 150 KHz dBc Hz = ?
20 0 3 lg .
  在实现低相噪数字锁相频率合成器时,第一是要选用附加相位噪声低的鉴相器,第二是选用鉴相灵敏度KP尽量大的鉴相器。
  为了提高鉴相灵敏度,一种方法是采用CMOS的鉴相器,这是因为一般ECL、TTL电路只能用5V电源,而CMOS电路可用+15V电源,这样动态范围更大,鉴相灵敏度可以是ECL、TTL电路的三倍;另一种方法是采用两个鉴相器并联完成鉴相功能,
( . / ) K Vrad P = 119
  图7.2.20为采用鉴频鉴相器(PFC)和异或门(EXOR)鉴相器并联的锁相频率合成环路,这种组合鉴相器比一个鉴相器的鉴相灵敏度提高两倍。
VCO
分频器
晶振
EX-OR
PFC
射频输出Q
图7.2.20 双鉴相器数字锁相频率合成环路  VCO是锁相频率合成器的关键部件之一。由(7.2.56)可知,在频偏f&gt;fn时,频率合成器的相位噪声主要由VCO决定,VCO的相位噪声在频偏f&lt;fn时被环路抑制,高于环路自然频率的相位噪声将全部输出成为合成器远端相噪的主要来源,只有设计出高纯度、压控线性好的VCO,才能获得一远端相噪好的频率合成器。从(7.2.56)式可知,VCO的压控灵敏度KV越小,对相噪的减小越有利,因此从低相噪设计考虑,选择低压控灵敏度的VCO是有利的。
2. 环路参数fn的最佳选择
  将(7.2.56)式中受低通因子限制的低通型相位噪声功率谱密度用SL(f)表示,受高通因子限制的高通型相位噪声功率谱密度用SH(f)表示,受带通因子限制的带通型相位噪声功率谱密度用SB(f)表示,则总的相位噪声功率谱密度可简化为(7.2.57)式。
(7.2.57)
  高增益二阶环路Hr(S)、He(S)、Hb(S)的幅频特性(ξ=1)如图7.2.13所示,显然Hr(S)和He(S)幅频特性的转角频率和阻带斜率大小都不相同。
  令,得到高增益二阶环路低通滤
波器的截止频率,即3dB带宽:
  令,得到高增益二阶环路误差传函高通特性的截止频率:
  低通型相位噪声和高通型相位噪声的特性如图
7.2.21所示。
f(对数图7.2.21 低、高通型相位噪声特性
  环路输出相位噪声是低通、高通滤波后的相噪相加,从设计低相位噪声频率合成器的角度出发,fc、fe的选择直接关系到输出相噪的好坏。传统的设计思想认为,将环路带宽fc选在SL(f)= SH(f),即图7.2.21中曲线交点处,输出相噪最佳,这显然是有局限性的,因为fc≠fe 。fc和fe的选取的原则如图7.2.21中所示,即曲线交点置于fc和fe之间。
  当高通型相位噪声主要由VCO决定,低通型相位噪声主要由晶振决定,带通型相位噪声构不成影响时,在同一坐标系中,先作出VCO的相位噪声功率谱,再作出倍增N2后的参考源相位噪声功率谱,这两条谱线即相当于图7.2.21中的SH(f) 、SL(f) ,其交点作为设计环路参数fc、fe 的参考点。
  如果对频率合成器输出相位噪声在载频近端有高的要求,则可以考虑将fe选在两曲线的交点上,如果对远端相噪有较高要求时,则可以考虑将fc选在交点上。
  fn和fc 、fe有(7.2.2)、(7.2.3)的关系,确定了fc和fe ,即确定了fn。[br]<p align=right><font color=red>+1 RD币</font></p>
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-17 14:34 , Processed in 0.046798 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表