关于锁相环混频环的疑问。请大家讨论发表看法。

xiaodao

以前做过窄带混频环，做一个点频比如说2200，之后和要锁的VCO混频出一个40~60MHZ的频率，和DDS去检相得出想要的频率2240.0000001~2259.999999MHZ，实现小数步进，这个窄带，可以选择一个窄带VCO，现在如下图所示的结构，意思是说2MHZ步进，靠第一个环实现560~678，后面的实现570.001~690。当第一个环是600比如说，怎么保证第二个环锁的是610~612而不是588~590呢，做过的聊一下。问题说清楚了吗？欢迎踊跃讨论。<img src="attachments/dvbbs/2012-2/2012229354773069.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />

xiaodao

看的多回的少呀，没有做过的吗？只是想搞清楚。

edwardflee

是不是先用那个控制电压预置一下？

newlife001

大家只会做手机，哪懂这些。[em10]

xiaodao

为什么没有人回复，高手还是太少呀

assemble

你的问题有点乱，我不知道你是不是想问怎样让最后的输出回路保证在你要求的频段，而不是镜像频段？
第1、你提的问题我觉得也是错的，首先它不可能会实现，PLL锁定频率是靠分频比来确定的，除非你的分频比错，才会导致输出频率错。而且到达最后一个环的鉴相频率是恒定的，对照分频比反推的话输出频率不会错。
第2、如果考虑镜像频率的问题混频器有IF和RF的端口，只要你不用错那么输出的频率就不会错，关键是要选取合适的混频器。同时镜像频率是肯定会存在的，如果不放心的话，对照着你的配图，我建议在最后一个环的混频器后面加一到两级的低通滤波器，可以滤除相加的频率。
不知道有没有帮到你~~~[em01]

xiaodao

回复一下这个帖子吧，后来做了相应的实验板，发现我担心的问题是没有道理的，镜像频率的变化方向是和芯片设置的方向是反的，加滤波器是有用的，目前想做到相位噪声在-120@10khz还是比较难的,输出高频段和宽带情况下比如2-4GHz，我做到了-115左右，国内看到成都那边有人做到了，想找到简单的方案也是比较麻烦，尤其是要考虑杂散抑制等问题。这里需要用到模拟锁相环。需要谐波电路，双环混频等电路，难点在杂散抑制，同时相噪在一定程度上不好提高，理论基础有限。电源低噪波动就很大。谁做相近的项目可以一起讨论一下。