PCB射频走线设计及其仿真的疑惑

weigjn · 发表于 2011-12-5 20:28:56

本人最近在设计一些射频电路，遇到一些问题，之前也在网上查阅了相关资料，现在此稍做总结并咨询一下。
1：高频电路的射频输入输出走线附近是否铺地？？
对于纯微带电路，例如微带线耦合滤波器之类的设计，看过很多电路表层均没有铺地。不过像频率合成器，微波倍频器之类的射频输入或者输出走线，我看过很多电路板以及大公司的参考设计，好像均铺了地，并在地边缘打了很多的过孔（如下图所示）。据说是能提供更好的回流路径以及实现更好的屏蔽作用。不知是否是这个原因？？
<img src="attachments/dvbbs/2011-12/201112520273849223.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />
<img src="attachments/dvbbs/2011-12/201112520281727445.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />

2：如果需要铺地，并要打过孔，一般对于过孔的尺寸以及过孔之间的间距有无要求？？？

3：对于上述铺地的射频传输线，如果要设计50欧姆的特性阻抗，用ADS进行仿真设计的时候，是选择MLIN还是CPWG模型？？？

个人觉得该铺地肯定会对于射频走线的特性阻抗产生影响，还是用CPWG模型计算更为合适。该问题，52RD论坛也有类似的帖子，有网友指出CPWG的G大于一定数值的情况下，CPWG与MLIN计算的结果很接近。
不过本人做了下计算，发现并不是这样。
举例如下：板厚20mil，介电常数3.5，铜箔厚度1盎司，要实现50欧姆特性阻抗的传输线，分别采用MLIN模型和CPWG模型计算结果如下所示。
MLIN：线宽43mil；
CPWG：G为13mil时，线宽36mil；
CPWG：G为30mil时，线宽43mil；
CPWG：G为100mil时，线宽49mil.
由此可见，当G为30mil时候反而CPWG计算出来的线宽与MLIN模型很接近。
不知道我的理解是否正确？？
特此发帖，希望各位大侠批评指教，共同探讨一番。[br]+3 RD币

hongxiang85 · 发表于 2011-12-7 22:36:40

可以用polar試試。有類似的模型。孔徑我們一般用的是10mil。間距嘛，個人覺得關係不大，能夠保持迴流路徑的完整性，並且在有鋪銅形成了一個長條的地方，我覺得還是打孔到另一面行程回路比較好

weigjn · 发表于 2011-12-7 17:36:16

楼上说要保持1.5倍距离，如果按照我说的例子，板厚20mil 介电常数3.5 铜箔厚度1盎司，按照微带模型算出的线宽43mil,然后边上铺地，保持约60mil的距离，并沿地边缘打过孔就可以了？？？计算正确与否？？仿真软件我一般采用ADS，应该够用了吧。

volcano12 · 发表于 2011-12-6 19:46:29

至于，线距地的宽度，微带一般至少保持1.5倍线宽的距离，这个要具体看，仿真软件不同会有不同的结果，实际看吧

volcano12 · 发表于 2011-12-6 19:43:55

不管是平面波导，或是微带线，旁边的包地都沿线打孔，造成良好包地，实际如果要求不高，孔间距差不多就可以，没有太大的影响[br]+1 RD币

weigjn · 发表于 2011-12-6 18:50:39

非常感谢楼上的回复，希望能有更多的人参与进来讨论讨论。[em08]

yhftiger · 发表于 2011-12-6 16:36:34

我们单位同事设计的基本都铺地，打过孔。
过孔的间距我个人认为是有要求的，同输入信号的频率有关系，或者说是波长。
不知道对不对。

saulbit · 发表于 2011-12-6 09:46:50

我也不知道，只是请你注意一个事实，微带电路的加工是有误差的，即使50欧对上75欧的驻波也不超过2[br]+1 RD币

weigjn · 发表于 2011-12-5 20:32:26

第一次发帖，如有不合适之处望多多包涵，先顶下自己。。[em01][em01]

coma · 发表于 2012-2-9 13:07:45

学习，希望楼主多发些技术贴

tmd_1 · 发表于 2012-1-31 19:37:48

高频时，走线两边的地上须加两排过孔，孔径12mil，孔距37-40mil，两排孔位置应错开半个孔距；不得以时可减少一排过孔。空白区域铺地并尽量安排接地孔，接地孔孔径12mil，空心间距大于40mil。

liuyingkai87 · 发表于 2012-1-31 10:38:44

学习学习

edwardflee · 发表于 2012-2-21 17:05:30

3-5倍线宽的间隙是个普遍的说法（我没找到依据，哪位坛友有相关资料麻烦共享），这应该是因为间隙过近的话，模型会由微带线变为共面波导吧。
过孔的尺寸我前面分享的资料里有介绍：最好大于14mil，这是为了孔内沉铜的效果好一点；过孔间距与频率有关，应不超过20分之一波长，大家可以做个参考

furuifei · 发表于 2012-2-18 00:33:25

这个我个人理解是这样的，如果是差分线，如图二红色所示，就算是射频，两根金属线之间也是不能铺地的，但是在线的外围可以铺地。

射频线铺地这个事情，主要看你板子的面积和成本，因为铺地和射频线过近的话，会改变射频线的阻抗，产生不必要的驻波，影响信号质量，所以要对铺地铜皮和射频线之间有个距离，一般书上讲的都是3-5倍线宽，比如摩托罗拉的资深工程师李缉熙就是这样说的，但是一般我们中国人没那么多钱，浪费不起，所以经常只留1-1.5倍线宽的空间，其它都铺地了。
至于过孔的尺寸，原则是稍大一点的好，至少是8mil，当然12mil更好，10mil也用的很多。
不知对否？
仿真没有仿真过，微波没学好，这个是我做项目的时候学的。

leonhart0330 · 发表于 2012-2-17 09:11:07

你可以用polar做个试验，用共面波导模型和微带线模型分别计算线阻抗，当共面波导的线和地距离比较远的时候，就和微带线模型算出来的差不多了，打孔的目的是为了隔离来自地的杂散信号，类似于法拉第笼

wolfgang · 发表于 2012-2-16 15:36:51

学习，谢谢分享

edwardflee · 发表于 2012-2-14 16:17:18

推荐一篇文档，讲到这个问题
http://www.hittite.com/content/documents/layout_guidelines_for_mmic_components.pdf

lw2740 · 发表于 2012-2-14 12:11:17

学习,希望高人指导

hu053002903 · 发表于 2012-3-13 20:44:44

微带两边铺地对微带阻抗是有影响的，如果需要铺地要进行仿真确定所需阻抗的微带宽度

yubozhi · 发表于 2012-3-9 11:13:28

同意 leonhart0330说法，再者，PCB 的走线不一定是50 ohm,有时候根据匹配器件PIN而决定的，参考供应商提供设计指南很关键

		自动登录	找回密码
密码			注册

[讨论] PCB射频走线设计及其仿真的疑惑

本帖子中包含更多资源