PLL做频率合成的一些问题...

darkwalker2011 · 发表于 2011-10-29 20:24:39

(1)当环路带宽设置的比较窄，比如PD 2MHz，LoopBandwith是5KHz，1KHz处相噪相比于LoopBandwidth50KHz的时候恶化的很厉害，这是为什么？有时候为了实现10KHz处相噪比1KHz处相噪小，且都要保证在一定相噪水平下，例如1KHz处相噪-90dBc/Hz，10KHz处相噪-95dBc/Hz，这是怎么实现的？
（2）反馈给PLL IC的射频功率会影响相噪么，对于AD的产品来说？

请大家指点下啊！小弟先谢过了！

jiaoxinnian · 发表于 2011-10-30 11:10:06

反馈给PLL IC的射频功率对相位噪声有一定的影响，反馈功率大一点比较好
环路带宽取得太窄，近端相位噪声肯定会变差，环路带宽一般取PD的1/10到1/50，如果再取窄的话，近端相噪会变差。
可以提高参考时钟的相噪或提高PD的频率（使PLL的倍频倍数减小），这样可以提高相位噪声。
[br]<p align=right><font color=red>+3 RD币</font></p>

		自动登录	找回密码
密码			注册

[讨论] PLL做频率合成的一些问题...