设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › verilog设计经验
返回列表 发新帖回复
查看: 740|回复: 1

[FPGA资料] verilog设计经验

[复制链接]
发表于 2006-4-19 11:07:00 | 显示全部楼层 |阅读模式
【文件名】:06419@52RD_verilog 设计经验.rar
【格　式】:rar
【大　小】:4K
【简　介】:经验 设计
【目　录】:
1.敏感变量的描述完备性
2.条件的描述完备性




本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

使用道具 举报

发表于 2008-1-3 16:31:00 | 显示全部楼层
这也卖钱....

可怜可怜我们穷人吧.
点评回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-24 10:36 , Processed in 0.049997 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表