数字锁相环设计与讨论

atangjin · 发表于 2006-4-18 17:48:00

数字锁相环的HDL源代码，值得研究一下！
感谢bigtree提供的资料！
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF

【文件名】:06418@52RD_数字锁相环设计与讨论.rar
【格　式】:rar
【大　小】:123K
【简　介】:
【目　录】:

mwboy · 发表于 2006-4-19 11:18:00

下载了，但不知如何用

		自动登录	找回密码
密码			注册

[资料] 数字锁相环设计与讨论

本帖子中包含更多资源