帮看看这个电阻是干啥使的？

feixd818

这是个与非门的时钟使能，1端使能信号，2端原始信号，4端输出信号，感觉电阻是一个负反馈，如果是，要负反馈干啥呢？
<img src="attachments/dvbbs/2011-3/20113141624156658.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />

kobe24

这个时钟设计非常好，楼主可以列一下真值表，当1端为0时，不管2端为0或1,输出端始终为高电平；当1端为1时，不管2端为0或1，输出端是一个时钟信号；不过当1端为1，2端为0时，时钟先从高电平开始，反之从低电平开始。

fenqing_2009

TCXO应该需要一个合适的负载才能稳定工作，这个门输入内阻太大，直接用恐怕不行，这个有待确认。

song770110

也想了解此电阻的作用？？？

ggloam

这个电路应该是高通电路的时钟电路，只有在USB_HS 模式下用。这个电阻就是反馈用的。没有什么特殊的。也也可以在不用HS模式时改为0电阻，省掉门电路

Omapman

电阻可以给一个初始的状态。

aquasnake

磁珠可以省，门电路reform作用很强

[此贴子已经被作者于2011-4-7 23:25:37编辑过]

aquasnake

这个电路，wingtech 07年在做6600D的时候为了与蓝牙（或DSP 26M输入）共用26M以及增强26M驱动以及隔离BB与BT（或DSP） 26M线上干扰早就用过了。

后来展讯6600L用的是三极管射随隔离放大，效果上肯定门电路的buffer好，但是射随成本低一点。

此处由于TCXO直接出来，加个EN与一下可以降低供耗

[此贴子已经被作者于2011-4-7 23:27:11编辑过]

cylbailey

It is in Qualcomm refrence design for Tcxo output to USB PHY clock, te resisitor here is just for bias[/COLOR] the clock buffer.
  Because USB PHY clock need strict jitter performance, the buffer not only isolate the USB clock from the tcxo output, but also convert the clipped sinwave waveform to rectangular form.

  The original reference design uses a inverter buffer, but now replaced by a NAND gate to avoid unwanted oscillation and current leakage during Tcxo sleep.

huanjing

那是100K 不是0欧姆，为什么？
如果不用这个电阻也不只可以增加驱动能力 ，还可以起个开关的作用。

aquasnake

呵呵，楼上都是小白了。

这个电阻就是一个DEBUG电阻，就是BYPASS与门的，TCXO出来的clock信号（可能是26M），驱动力有限，所以加一级与门。但是电路预留了一个电阻位，可能是想如果调试中去掉与门也可以正常，那就可以多一个costdown的目的，到时候就帖个0欧姆电阻，去掉与门了

tianyaduwu

发表一下拙见：认为电阻作为保护，防止输入高电平电压的瞬态变化

flybye

以下是引用cylbailey在2011-4-6 0:18:50的发言：
                It is in Qualcomm refrence design for Tcxo output to USB PHY clock, te resisitor here is just for bias[/COLOR] the clock buffer.
                Because USB PHY clock need strict jitter performance, the buffer not only isolate the USB clock from the tcxo output, but also convert the clipped sinwave waveform to rectangular form.

                The original reference design uses a inverter buffer, but now replaced by a NAND gate to avoid unwanted oscillation and current leakage during Tcxo sleep.                 
               

赞

guevar0928

以下是引用cylbailey在2011-4-6 0:18:50的发言：
                It is in Qualcomm refrence design for Tcxo output to USB PHY clock, te resisitor here is just for bias[/COLOR] the clock buffer.
                Because USB PHY clock need strict jitter performance, the buffer not only isolate the USB clock from the tcxo output, but also convert the clipped sinwave waveform to rectangular form.

                The original reference design uses a inverter buffer, but now replaced by a NAND gate to avoid unwanted oscillation and current leakage during Tcxo sleep.                 
               

正解！！

iqss2006

以下是引用aquasnake在2011-4-4 18:53:04的发言：
呵呵，楼上都是小白了。

这个电阻就是一个DEBUG电阻，就是BYPASS与门的，TCXO出来的clock信号（可能是26M），驱动力有限，所以加一级与门。但是电路预留了一个电阻位，可能是想如果调试中去掉与门也可以正常，那就可以多一个costdown的目的，到时候就帖个0欧姆电阻，去掉与门了

太对了