高速电路设计中信号完整性分析

fpxzy · 发表于 2010-6-8 23:54:33

【文件名】:1068@52RD_高速电路设计中信号完整性分析.rar
【格　式】:rar
【大　小】:147K
【简　介】:
【目　录】:

本篇介绍了高速数字硬件电路设计中信号完整性在通常设计的影响。这包括特征阻抗控制、终端匹配、电源和地平面、信号布线和串扰等问题。

smcliu · 发表于 2010-7-21 19:34:00

好，学习中，顶！

alexsun80 · 发表于 2010-10-26 11:49:04

网上很多哦

worlin · 发表于 2011-2-12 15:30:02

提倡免费，大家共同学习。

ybangiao · 发表于 2011-5-13 12:57:34

提倡免费，大家共同学习。

wcn312318697 · 发表于 2011-11-15 15:51:04

非常感谢楼主分享！[em08]

w9900 · 发表于 2012-2-27 11:55:17

提倡免费，大家共同学习

t1672986 · 发表于 2012-3-27 11:19:18

thank you very much!

slxu · 发表于 2012-4-6 16:13:49

kankan, kankan

slxu · 发表于 2012-4-6 16:15:58

kankan, kankan

		自动登录	找回密码
密码			注册

[PCB EDA资料] 高速电路设计中信号完整性分析