I～2C总线接口的fpga实现研究

robinson · 发表于 2006-3-24 14:22:00

【文件名】:06324@52RD_I～2C总线接口的fpga实现研究.rar
【格　式】:rar
【大　小】:82K
【简　介】:摘要:该文详细阐述了I2C总线接口的结构、工作原理，提出了复杂时序电路状态机嵌套的设计思想，并给出了基于Verilog HDL的I2C 接口电路的描述。
关键词：现场可编程门阵列 I2C 总线 Verilog HDL 状态机嵌套
【目　录】:
1.引言
2.I2C总线接口结构
3.工作原理
4.FPGA 的 Verilog HDL实现
5.结论

robinson · 发表于 2006-3-24 14:28:00

【文件名】:06324@52RD_RS_PC译码器芯片设计的fpga验证.rar
【格　式】:rar
【大　小】:145K
【简　介】:
摘　　要
在分析FPGA 验证对ASIC 设计的作用的基础上,提出了一种为了验证RS - PC 译码器芯片设计的FPGA 验证方案。
该方案具有可测试性强,灵活和通用的特点。
关键词: FPGA 验证　RS - PC 译码器　ASIC 设计　DVD

【目　录】:
1 　引言
2 　FPGA 验证的一般性原理
3 　RS - PC 译码器的FPGA 验证方案
4 FPGA 验证方案的实现

robinson · 发表于 2006-3-24 14:32:00

【文件名】:06324@52RD_Viterbi译码器的fpga设计实现与优化.rar
【格　式】:rar
【大　小】:204K
【简　介】:摘要: 在分析V iterb i 译码算法基础上, 采用一种新的流水结构设计V iterb i 译码器的ACS 模块. 合理
安排幸存路径的读写, 采用单指针回溯算法译码输出, 最终在Xilinx ISE 上完成了约束长度为9 的
V iterb i 译码器的FPGA 设计. 仿真实验结果表明, 设计的译码器在资源消耗上有较大优势.
关键词:V iterb i 译码器; FPGA;ACS 模块
【目　录】:
1　V iterb i 译码算法及结构设计
2　子模块的FPGA 硬件设计及优化
3　仿真试验

robinson · 发表于 2006-3-24 15:23:00

【文件名】:06324@52RD_边界扫描结构的fpga实现.rar
【格　式】:rar
【大　小】:191K
【简　介】:摘要：本文利用Altera公司的FPGA和EDA工具MAX+plusⅡ和实现了基本的边界扫描结构电路，利用此
设计可以满足数字电路系统可测性设计和在系统配置(In-System Configuration)的要求。关键词：边界扫描；现场可编程门阵列；可测性设计
【目　录】:
1.引言
2.边界扫描的基本结构
3.边界扫描结构的F P G A 实现
4.仿真结果
5.结语

robinson · 发表于 2006-3-24 15:47:00

【文件名】:06324@52RD_基于fpga技术的异步双端口RAM设计与实现.rar
【格　式】:rar
【大　小】:496K
【简　介】:中国集成电路
1. 引言
在高速数据采集和处理系统中，随着采样数据
量的增大及信息处理任务的增加，对数据传送的要
求也越来越高。在系统或模块间如果没有能够高速
传送数据的接口，则在数据传送时极易造成瓶颈堵
塞现象，从而影响整个系统对数据的处理能力。所
以，高速并行数据接口的研制在信息处理系统中占
有非常重要的地位。
在双CPU通信系统中,RAM 一般只有一套数据
总线、地址总线和读写控制线。因此，两个CPU要访
问同一 RAM资源，只能由仲裁电路来判断。当两个
CPU在同时间一段内访问共享RAM 时，则由仲裁
电路迫使后访问的CPU 处于等待状态，直到另一个
CPU访问结束。这使得数据交换的通讯速率大大降
低。而异步双端口RAM 却为此提供了一套很好的
解决方案。异步双端口RAM 具有完全独立的数据
线、地址线和读写控制线，因而可使两个CPU 在同
一时间段内访问内部相同的RAM 资源，而任一个
CPU 不会处于等待状态，从而实现了大量数据的高速访问。
【目　录】:
1. 引言
2. 异步双端口RAM功能的关键技术
3. 异步双端口RAM在FPGA中的实现技术
4. 实验结果

robinson · 发表于 2006-3-24 15:55:00

【文件名】:06324@52RD_基于fpga的高速实时FFT处理器设计.rar
【格　式】:rar
【大　小】:158K
【简　介】:【摘　要】　结合高速、实时快速傅里叶变换( FFT) 的实际需求,在分析了基4 、按频率抽取(DIF)
FFT 算法的基础上,采用多级串行的同步流水线结构,利用现场可编程门阵列( FPGA) 完成1 024 点、
16 位复数点、块浮点FFT。整个设计划分成多个功能模块,全部采用Verilog HDL 描述,并在Virtex2
Ⅱ器件上实现。结果表明,利用FPGA 实现复杂的数字信号处理(DSP) 算法是完全可行的。
关键词:FFT , FPGA , 流水线操作, 块浮点, Verilog HDL
【目　录】:
0 　引　言
1 　FFT算法分析
2 　高性能FPGA 的特点
3 　FFT算法的硬件实现
4 　结束语

robinson · 发表于 2006-3-24 16:16:00

【文件名】:06324@52RD_基于fpga的简单CPU设计.rar
【格　式】:rar
【大　小】:446K
【简　介】:摘要:FPGA是现场可编程门阵列(Field Programmable Gate Array)的简称.本文以简单实用的16位的CPU的设计为例,介绍了Altera 公司的ACEX 1K嵌入式现场可编程门阵列器件的自顶向下设计方法,输出了ACEX 1K 嵌入式可编程器件在Max+pliss 2 环境下对16位CPU的仿真实现.
关键词:现场可编程门阵列;Max+pliss 2;CPU;仿真;ACEX 1K
【目　录】:
1.Altern ACEX 1K 概述
2.ACEX 1K 器件的性能特点
3.自顶向下设计方法

robinson · 发表于 2006-3-24 16:30:00

【文件名】:06324@52RD_基于fpga的实时视频采集系统.rar
【格　式】:rar
【大　小】:1233K
【简　介】:摘要:设计实现了一种实时电视跟踪系统中的前端视频数据采集系统.该系统使用专用视频输入处理芯片SAA7111和FPGA实现了高速连续的视频采集,满足了后续视频处理的需要.重点对该系统中的视频A/D转换、视频提取及视频存储等模块进行了介绍，并给出了相应的VHDL代码。
关键词：视频采集；实时；现场可编程门阵列；超高速集成电路硬件描述语言；视频存储
【目　录】:
1.视频采集系统的结构
2.系统控制部分的设计与实现
3.结论

robinson · 发表于 2006-3-24 17:24:00

【文件名】:06324@52RD_基于USB总线的fpga与PC机接口通信的实现.rar
【格　式】:rar
【大　小】:685K
【简　介】:摘要：本文介绍了通过USB接口实现的FPGA与PC机间的通信.包括FPGA及USB接口控制芯片的硬、软件设计，阐述了FPGA与PC机通信的整个系统设计与实现方法。
关键词：USB；FPGA；单片机
【目　录】:
1.引言
2.系统总体设计方案及模块组成
3.各模块具体实现方案
4.结束语

robinson · 发表于 2006-3-24 17:32:00

1
【文件名】:06324@52RD_利用FPGAIP平台实现基于8051微控制器的SoC.rar
【格　式】:rar
【大　小】:452K
【简　介】:利用FPGA IP 平台实现基于8051微控制器的Soc
【目　录】:
1.开发工具
2.设计优势
3.结语

robinson · 发表于 2006-3-24 17:40:00

【文件名】:06324@52RD_使用Verilog实现基于fpga的SDRAM控制器.rar
【格　式】:rar
【大　小】:1680K
【简　介】:摘要：介绍了SDRAM 的特点和工作原理，提出了一种基于FPGA 的SDRAM 控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM 进行控制。
关键词：SDRAM；控制器；Verilog；状态机
【目　录】:
1.引言
2.S D R A M 简介
3.SDRAM 控制器的设计实现

robinson · 发表于 2006-3-24 17:56:00

【文件名】:06324@52RD_基于fpga的音频处理芯片的设计.rar
【格　式】:rar
【大　小】:1030K
【简　介】:摘要!提出一种采用现场可编程门阵列器件FPGA实现音频
处理芯片的方案. 首先对FIR 滤波器的算法进行了改良,然
后采用VHDL语言对音频处理芯片的每个模块分别设计.
最后通过计算机软件对该芯片进行仿真, 给出仿真波形和
仿真结果,证明本芯片的设计达到了预期要求.
关键词:FPGA;FIR 数字滤波器;音频处理;VHDL
【目　录】:

robinson · 发表于 2006-3-24 18:06:00

【文件名】:06324@52RD_基于fpga的音频处理芯片的设计(1).rar
【格　式】:rar
【大　小】:1030K
【简　介】:摘要:提出一种采用现场可编程门阵列器件FPGA实现音频
处理芯片的方案. 首先对FIR 滤波器的算法进行了改良,然
后采用VHDL 语言对音频处理芯片的每个模块分别设计.
最后通过计算机软件对该芯片进行仿真, 给出仿真波形和
仿真结果,证明本芯片的设计达到了预期要求.
关键词:FPGA;FIR 数字滤波器;音频处理;VHDL
【目　录】:
1.引言
2.算法研究与改良
3.音频处理芯片的设计
4.音频处理芯片的仿真
5.结束语

captainliuy · 发表于 2009-12-14 20:44:00

太贵了，买不起啊？怎么赚RD币呢？

rongan · 发表于 2010-3-20 10:05:00

顶楼主，，要是免费的多好啊。应该是别人发表的论文吧。。太贵了。

rongan · 发表于 2010-3-20 10:06:00

以下是引用captainliuy在2009-12-14 20:44:00的发言：
太贵了，买不起啊？怎么赚RD币呢？

多回帖咯。。不然就是自己发资料。

wangning140322 · 发表于 2010-5-13 22:36:00

非常感谢楼主

		自动登录	找回密码
密码			注册

[FPGA资料] I～2C总线接口的fpga实现研究

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

太贵了