PLD数字显示频率计的设计1

Daisybity

【文件名】:06323@52RD_PLD数字显示频率计的设计.rar
【格　式】:rar
【大　小】:1030K
【简　介】:
l设计一个具有异步清零、计数/保持功能的10×10×10进制加法计数器。
l设计频率计的控制电路，要求能产生10秒、1秒的闸门用相应的清零、锁存脉冲。
l设计频率计的自动量程转换电路，要求能手动控制频段转换，超量程显示。将上述设计构成频率测量电路，并进行测试。
l设计12位信号锁存电路、动态选通电路、显示电路、译码电路。构成一个完整的显示控制电路，并进行测试。
l最终实现自动频段转换的3位数显频率计。

【目　录】:

一、设计要求——确定产品的性能指标

二、设计步骤——选择可行的方案，进行单元电路设计

三、安装(下载)调试——先进行单元电路的调试，然后进行产品的调试。

四、总结整理——实验总结报告

Daisybity

【文件名】:06323@52RD_PLD数字显示频率计的设计2.rar
【格　式】:rar
【大　小】:578K
【简　介】:
【目　录】: