为什么高速时钟信号波形这么差

yulopo · 发表于 2009-11-3 16:22:08

发现有些高速时钟信号,比如T卡在高速模式下的CLK,大概有25MHz,测量下来波形是个三角波,而且其逻辑1和0都没有达到0V和2.8V的电平,可能只有0.8V和1.8V,这样也能够被系统识别出来吗?

如果我想要一个方波,应该怎么修改电路呢?

<img src="attachments/dvbbs/2009-11/20091131622273499.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />

radiowei · 发表于 2009-11-3 17:10:16

容性太大，可以去掉一些滤波电容或者压敏等器件，如果是经过模拟器件，如模拟开关。也可能是器件的带宽不足，（其实也是容性太大），可以尝试去掉器件，直接从焊盘飞线测试。[em01]

yulopo · 发表于 2009-11-4 09:10:26

感谢楼上的答复,容性过大就会使方波变成三角波吗?

CK00700 · 发表于 2009-11-4 14:04:41

？？？2楼是高手阿。。

ly07192 · 发表于 2009-11-8 14:40:19

跟容抗无关

chenyuefu203 · 发表于 2009-11-8 18:20:13

高手讲解下呀。。。。[em03][em03]

sujinchao · 发表于 2009-11-9 13:56:19

你应该找一个参考....比对比对

maka · 发表于 2009-11-13 15:39:51

T卡高速25MHZ么？？？？？？？？你都不贴电路，谁知道什么原因额。。。。。。。

denghost · 发表于 2009-11-13 20:33:14

贴出电路再分析

sainta · 发表于 2009-12-8 14:22:55

是输出脚的电容过大造成的。以前出现过这个问题。很明显电容不断的充放电嘛。

wangzhongke · 发表于 2010-3-2 20:47:49

ding

LINX · 发表于 2010-3-3 15:31:15

又是一个太监贴！

		自动登录	找回密码
密码			注册

[讨论] 为什么高速时钟信号波形这么差