PLL的调试经验探讨

xiaodao · 发表于 2010-6-4 20:09:00

建议提高检相频率如果系统允许。

memoo · 发表于 2010-6-6 16:27:00

问一下，4106参考送方波时，相噪会不会变差？

jiaoxinnian · 发表于 2010-6-10 13:25:00

应该不会吧

pao16888 · 发表于 2010-6-10 20:53:00

1、性能比较差，有可能是DC-DC产生的噪声
2、LDO可以采用那种可以抑制输入噪声的那种，那样对效果可以会有帮助。
3、一般情况下，射频的PLL部分是不推荐DC-DC供电的，因为DC-DC供电的开关频率比较高，有些厂家的DC-DC的内部频率响应不一定够快，即反馈电路不够好，需要调整IC里面的RC电路。
4、可以排除是否是电源造成的，你可以在电源的源头加一个470uF的电解电容，电解电容的管脚要尽量剪短，如有改善就是电源问题。

pao16888 · 发表于 2010-6-10 21:18:00

看来学到东西了，之前做过选频器，很多参参数都没有考虑过。

bluewater523 · 发表于 2010-6-16 12:30:00

都是高手啊

livanfield · 发表于 2010-9-18 22:30:00

以下是引用binghuo在2010-6-3 16:17:31的发言：
.
搞不懂楼上的为何-86dBc/Hz就是10kHz处的相噪，为何不是1KHz处的呢？？？

就是啊，公式不是说total noise吗？就是整个频带的噪声吧？还是说整个近端的噪声？
另外相位噪声是不是每偏离10倍频就减少20dB？还是10dB？

		自动登录	找回密码
密码			注册

[讨论] PLL的调试经验探讨