电荷再分配SARADC设计中高精度的实现

wjx197733

电荷再分配SARADC设计中高精度的实现
我是从这个论坛上下载的： http://www.eetop.cn/bbs/?fromuser=wjx197733

【文件名】:09811@52RD_电荷再分配SAR+ADC设计中高精度的实现.pdf
【格　式】:pdf
【大　小】:2274K
【简　介】:模数转换器（ADC）是信号处理系统中的关键部件。电荷再分配逐次逼近型模数转换器（SAR ADC）由于其高性价比在中速、中高分辨率ADC中得到了广泛的应用。然而对于高分辨率电荷再分配SAR ADC，传统的算法和结构不足以实现其高精度，必须采取一些特殊的设计来真正实现高分辨率高精度。本文结合一个16位ADC的设计，分析了高精度实现中的各个瓶颈，并提出了相应的解决措施。 算法设计上，采用级联的电容阵列实现电荷再分配逐次逼近型结构，一方面电容面积不会过大，另一方面提高了电容的匹配性。但是合理设计级联结构中的耦合电容值事关算法实现的成败，尤其实际电路中寄生电容的影响不容忽视，这是实现高精度的第一个瓶颈。本文提出了根据寄生电容值对耦合电容值进行优化的方法，并将该方法应用到一个16位电荷再分配逐次逼近型ADC的设计中，通过Cadence环境下的Spectre仿真工具进行仿真，验证了该方法的正确性。 电路设计中，高精度比较器的设计是ADC实现高精度的第二个瓶颈。本文设计了精度为19μV的比较器。通过前置放大级、增益级、锁存器的组合结构协调了增益、带宽的矛盾，通过输出失调存储解决了比较器的失调问题，通过噪声分析及合理的版图设计进一步保证了高精度的实现。通过Cadence环境下的Spectre仿真工具仿真验证。 电容阵列在整个芯片版图中占很大比重，它的版图设计无疑是ADC实现高精度的又一瓶颈。本文分析了电容的系统误差和随机误差，并提出了版图优化设计的方法以尽可能的减小版图设计和生产制造中引起的误差。 虽然版图的优化设计可以减小电容阵列的误差，但是仍然有些误差，尤其是生产制造中形成的不可知的随机误差，仍然需要别的措施进一步消除。在此，采用自校准技术解决这一瓶颈。自校准技术是在中测时测得误差，然后将误差存储，在芯片正常工作时，将误差读出补偿。在文中16位ADC的设计中，对高权位电容阵列及耦合电容进行了自校准，介绍了校准电路的设计。自校准技术使得在芯片流片后仍可以对误差进行消除补偿，大大减小了芯片的微分、积分非线性误差。 文中设计的16位ADC在0.6μm BiCMOS工艺线上流片。功能测试已成功，需要进一步的测试以得到精确的性能参数。
【目　录】:

hao_0071

要看看，正在弄这东西，谢谢

walking001

下不了了~~~~~~~~

liuyingkai2011

马明马明