关于ADF4360-0的杂散问题，望高手指点~！

simonxn · 发表于 2009-7-2 19:29:03

用ADF4360-0产生2.5GHz的本振，鉴相频率为5MHz，环路滤波器带宽按10KHz焊的，用频谱仪测得频谱如下：
[upload=jpg]UploadFile/2009-7/0972@52RD_1.jpg[/upload]
[upload=jpg]UploadFile/2009-7/0972@52RD_3.jpg[/upload]

可以看到距离2.5GHz 附近有很多杂波，也不知道是什么原因产生的，望达人指点

前段时间做的ADF4360-8也是类似的问题，鉴相频率1MHz，环路滤波器带宽按10KHz，频谱如下：

[upload=jpg]UploadFile/2009-7/0972@52RD_4.jpg[/upload]
[upload=jpg]UploadFile/2009-7/0972@52RD_5.jpg[/upload]

希望大家帮帮忙，看看是什么原因导致的，实验板是用FR4板材的，4层板

hnxhzws · 发表于 2009-7-2 20:06:31

请检查电源和电路板,找到干扰源,并分析引起原因.
只能给个方法,因为这个4360在用时要求太多

531A3 · 发表于 2009-7-2 20:37:07

同事有用4360-8的，做参考，肯定不会这么差，楼主把鉴相频率提高看看

simonxn · 发表于 2009-7-2 20:46:39

我也在怀疑电源的问题，会不会是芯片的模拟电源A3.3和压控振荡器Vvco相互干扰导致，在布PCB时，A3.3和Vvco是同一个网络，没做区分。

现在我的做法是，将pcb板上跟Vvco相关的管脚全部割断，外部飞线直接用单独的电源供电，但今天测试的时候情况依然存在

恳请赐教~

simonxn · 发表于 2009-7-2 20:48:14

感觉不像是鉴相频率的问题，我是用10MHz铷钟来做参考频率的，5MHz鉴相已经是最大的鉴相频率了

xidian123 · 发表于 2009-7-2 21:35:13

鉴相频率已经够高了。可以降一下鉴相频率，比如2.5M，看看这些干扰点有没有跑开。。
如果没效果，那就在芯片边上加一个47uF的大电解电容，当然要直接焊在电源线上，接地点也要直接焊在板子的大地上。看看这些干扰有没有变小，如果有变小那就是电源引入的干扰。。

以后画图时，应该用电感，电阻或磁珠等将VCO的电源与其他电路的电源隔开，当然还要有电容。。
电荷泵输出及环路滤波器应远离任何电源走线，而且要有地孔屏蔽。。

好像最近反应AD43系列的问题还挺多的。。

[em01]

simonxn · 发表于 2009-7-2 22:11:44

今天测试的时候，在Vvco的管脚上并了个470uF的大电容，貌似没什么效果，您说的焊在芯片的边上，是指哪个地方呢？

“电荷泵输出及环路滤波器应远离任何电源走线”这个我好像没做到，这个电荷泵影响很大？

slg232511 · 发表于 2009-7-2 22:33:41

在电源上串接一个大电感试试。

xidian123 · 发表于 2009-7-3 08:54:50

方便的话楼主可以把芯片及周围的layout发上来啊。。最好是PCB格式的。。也可以gerber，或者dxf。。。
不要用470uF的，太大了，估计还是插针的那种，没太大效果的。。就用个47uF的贴片的电解来试。。。而且尽量靠近VCO的电源管脚。。

edwardflee · 发表于 2009-7-3 13:26:18

ADI有一篇锁相环的FAQ，对于杂散处理讲得不错，有兴趣可以看看
http://www.analog.com/zh/content/cast_index_faq/fca.html

avr-arale · 发表于 2009-7-9 23:28:50

我发现参考频率的晶振，如果输出电平太大，会造成AD4360输出的杂散很大，把晶振电平降下去会改善一些

cooleyn · 发表于 2009-7-11 14:21:04

是分数PLL的么？如果是的话，Sigma-Delta出来的分数spur就很难办，减少参考源电平是一个办法，跟VCO没啥关系，调整PLL里有关charg-pump的参数（有关charm-pump平衡offset的参数或者补偿参数）或许会有帮助，一般来说分数PLL信道靠近整数分频比的地方spur是最大最难搞的。

531A3 · 发表于 2009-7-13 20:50:28

4360系列是整数分频的片子。但调整电荷泵的值可能有好处。

		自动登录	找回密码
密码			注册

[讨论] 关于ADF4360-0的杂散问题，望高手指点~！