深圳地区承接与fpga相关的项目

szfpga

本从现在有大量的空闲时间，现在承接与fpga相关的项目，欢迎有相关项目外包的人与我联系QQ:774615731,email:szfpga@gmail.com

项 目 经 验  
2008/7--2009/2：国标地面数字电视（DMB-TH）调制器   

软件环境： window xp
硬件环境： xilinx的V4系列中的xc4vsx25
开发工具： ise,modesim,synplify pro,matlab
项目描述： 用xilinx的fpga实现国标地面数字电视（DMB-TH）调制器。该项目主要包括两部，控制部分和信道编码。信道编码主要由由PCR校正，随机化模块，bch和ldpc编码,交织，3780点的ifft运算模块，fir滤波器，组帧等模块构成。控制部分完成参数的配置和整个系统的控制，控制部分由一个内嵌fpga的8位CPU（picoblaze）完成.实现的主要功能包括串口的控制，参数的存取，调制模块的控制，RF部分的锁频。
责任描述： 本项目是用个人业余时间开发的，全标准的实现的国标地面数字电视调制器所有的功能。

--------------------------------------------------------------------------------

2008/6--2009/5：isdb-t调制器

软件环境： window xp
硬件环境： xilinx的V4系列中的xc4vsx25
开发工具： ise,modesim,synplify pro,matlab
项目描述： 日本isdb-t调制器，该项目实现日本标准的部分接收功能，包括信道编码和控制部分。信道编码由由PCR校正，RS编码，卷积编码，字节交织，比特交织，时间交织，频率交织，成帧，ifft，fir等模块构成。控制部分由一个内嵌fpga的8位CPU（picoblaze）完成.实现的主要功能包括串口的控制，参数的存取，调制模块的控制，RF部分的锁频
责任描述： 负责fpga代码的编码、仿真与验证。

--------------------------------------------------------------------------------

2007/2--2008/5：dvb-h调制器  

软件环境： window xp
硬件环境： xilinx的V4系列中的xc4vsx25
开发工具： ise,modesim,synplify pro,matlab
项目描述： 用xilinx的fpga实现dvb-h的调制器。包括信道编码和控制部分。信道编码由PCR校正，RS编码，卷积编码，外交织，内交织，成帧，ifft，fir等模块构成。该项目包括控制部分由一个内嵌fpga的8位CPU（picoblaze）完成.实现的主要功能包括串口的控制，参数的存取，调制模块的控制，RF部分的锁频
责任描述： 负责dvb-h项目的开发，包括fpga所有的代码的编写、仿真、调试

--------------------------------------------------------------------------------

2006/6--2007/2：dvb-t调制器

软件环境： windows XP
硬件环境： xilinx的V4系列中的xc4vlx15
开发工具： ise,modesim,synplify pro,matlab
项目描述： 用xilinx的xc4vlx15,fpga实现dvb-t调制器，道编码由PCR校正，RS编码，卷积编码，外交织，内交织，成帧，ifft，fir等模块构成。
责任描述： 负责dvb-t调制器fpga代码的编写、仿真、验证。

--------------------------------------------------------------------------------

2005/7--2006/5：彩色图像增强处理

硬件环境： Virtex-II 系列
开发工具： EDK6.3i,ISE6.3i,modelsim5.8c,matlab6.0
项目描述： 手机拍照和摄像中对彩色图像进行增强处理，使图像看起来更生动。
责任描述： 负责该项目中对彩色图像的饱和度的处理，使图像看上去更鲜;和彩色图像边界增强处理
另外负责用fpga实现jpeg图像的编码.

--------------------------------------------------------------------------------

2003/10--2006/6：基于SOPC的JPEG和MPEG动态重构的应用研究

软件环境： W2K
硬件环境： Virtex-II Pro 系列的XC2VP40
开发工具： EDK6.3i,ISE6.3i,modelsim5.8c,bfm6.3i,matlab6.0
项目描述： 以JPEG和MPEG为基础，基于SOPC对JPEG和MPEG进行动态重构。

这里对动态重构简介一下：动态重构是以基于SRAM的FPGA为基础的，在FPGA工作的过程中，动态的替换系统中的某一模块，而其它的模块功能不变，且在替换的过程中没有改变的模块仍然处于工作状态。
责任描述： 本人负责该项目中基于SOPC重构原理和技术的应用研究。开发了够挂在OPB总线下DCT和IDCT两个IP模块,在XC2VP40内嵌PowerPC处理器内核控制下完成对两个IP模块动态重构。本人具备SOPC开发能力和开发总线IP模块的能力。

szfpga

自己顶一下