关于PLL电路

tiank761 · 发表于 2009-3-24 12:03:58

关于PLL电路中，PD相位比较器的频率选择和TXCO频率选择的问题。
一般在RF IC的datasheet中会给出一个PD相位比较器的频率范围（例如1.67MHz～24MHz) ，还有OSC的分频器的范围（例如1～7）。由此来选择TXCO
晶振。那么我想请教下，由于DATASHEET里只给出了个范围，那具体应该选择哪个值呢，而且选择这个值的理由是什么？

还有PLL设计时要特别注意哪些地方，哪些数值呢？

请指教！

smardo · 发表于 2009-8-27 16:47:48

问题很好，但是没有人回复，帮顶一下

ronaldo-99 · 发表于 2009-9-28 12:12:12

浮起来......

fengrunjie · 发表于 2009-10-22 10:03:20

我觉得由于晶振有谐波因此选用晶振的时候尽量使晶振的谐波落入PLL输出频率之外否则会使杂散变大

		自动登录	找回密码
密码			注册

[讨论] 关于PLL电路