找回密码
 注册
搜索
查看: 516|回复: 3

[讨论] VHDL 语言的常用语法.rar

[复制链接]
发表于 2009-3-12 13:29:24 | 显示全部楼层 |阅读模式
【文件名】:09312@52RD_VHDL 语言的常用语法.rar
【格 式】:rar
【大 小】:91K
【简 介】:
【目 录】:




一、并行语句
  所谓的并行语句指采用这些语法生成的硬件电路在时间上可以并行(或并发)的执
行(运行)。这是 VHDL 语法必须具备的能力,也符合硬件电路的特性。这一点不同于
软件,因为软件的语句(或指令)一般总是顺序执行。基本的并行同时语句,可分为下
面三种形式来讨论:直接设置语句、条件式信号设置语句和选掼式信号设置语句。
1、直接设置语句
  直接设置语句是采用“<=”运算符。
  例如如下的语句:
D<= not A;
  E<=B and C;
  F<=A or B or C;
  这三条语句虽然是分三行写的,但实际上三条语句是同时执行的。
2、条件式信号设置语句: When-Else
发表于 2010-2-26 13:28:08 | 显示全部楼层
还是免费的好啊[em07]
点评回复

使用道具 举报

发表于 2010-4-7 11:21:37 | 显示全部楼层
免费吧,哈哈
点评回复

使用道具 举报

发表于 2010-5-10 13:56:12 | 显示全部楼层
谢谢…………
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-26 18:47 , Processed in 0.045840 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表