一、并行语句
所谓的并行语句指采用这些语法生成的硬件电路在时间上可以并行(或并发)的执
行(运行)。这是 VHDL 语法必须具备的能力,也符合硬件电路的特性。这一点不同于
软件,因为软件的语句(或指令)一般总是顺序执行。基本的并行同时语句,可分为下
面三种形式来讨论:直接设置语句、条件式信号设置语句和选掼式信号设置语句。
1、直接设置语句
直接设置语句是采用“<=”运算符。
例如如下的语句:
D<= not A;
E<=B and C;
F<=A or B or C;
这三条语句虽然是分三行写的,但实际上三条语句是同时执行的。
2、条件式信号设置语句: When-Else