设为首页收藏本站

52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › 问个verilog语法的问题

返回列表发新帖回复

查看: 1387|回复: 2

[讨论] 问个verilog语法的问题

发表于 2009-3-9 06:26:00 | 显示全部楼层 |阅读模式

regn #(.n(9)) reg_IR(...)

初学verilog，不懂#(.n(9)) 啥意思，这里regn是被调用的子module，请问这里的大佬。。。谢谢！

回复

使用道具举报

发表于 2009-3-10 12:43:18 | 显示全部楼层

按变量名称进行参数传递

点评回复 

使用道具举报

发表于 2010-11-22 10:50:40 | 显示全部楼层

参数传递

点评回复 

使用道具举报

返回列表发新帖回复

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-10-1 00:37 , Processed in 0.057541 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表