找回密码
 注册
搜索
查看: 1011|回复: 3

[讨论] 关于FPGA的差分输入

[复制链接]
发表于 2008-12-2 19:46:50 | 显示全部楼层 |阅读模式
LVDS的信号.
怎么实现差分输入?
是接一个I/O>?差分输入到FPGA后.怎么输出一个信号.
本人是外行..希望高人指点
发表于 2008-12-4 22:58:29 | 显示全部楼层
IBUFDS
点评回复

使用道具 举报

发表于 2008-12-18 12:56:30 | 显示全部楼层
差分输入时使用一对差分io管脚(p和n),在fpga内部使用一个lvds的接收模块(宏功能模块,可在工具里调用)后就自动转成单边的信号了.
点评回复

使用道具 举报

发表于 2008-12-18 14:03:05 | 显示全部楼层
芯片代理商都有例子提供的。
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-9-30 14:29 , Processed in 0.052375 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表