Verilog编码与综合中的非阻塞性赋值(中文)

ym2008

Verilog编码与综合中的非阻塞性赋值(中文)
【文件名】:081117@52RD_Verilog编码与综合中的非阻塞性赋值(中文).pdf
【格　式】:pdf
【大　小】:200K
【简　介】:Verilog非阻塞赋值的仿真/综合问题
【目　录】:Verilog 仿真竞争条件;
阻塞赋值（blocking assignments）
非阻塞赋值（nonblocking assignments）;
Verilog 编码指导仿真;
层积事件列 （"stratified event queue"）;
自触发always块;
在